Система асинхронного сопряжения импульсных потоков

 

Изобретение относится к электросвязи . Цель изобретения - повышение надежности работы системы. Система содержит на передающей стороне - передающие канальные устр-ва 1, тоящие каждый из формирователя 2 тактовых импульсов, передающего селектора 3 синхросигнала, передающего блока управления 4, делителя 5 частоты , передающего блока 6 управляемой задержки, передающего блока 7 дичамнческой памяти, временного детектора 8 и блоков запрета 9, 10, а на приемной стороне - приемные канальные устр-ва 11,-11х состоящие каждый из приемного селектора 12 синхросмгнала, приемного блока 13 управленчяо делителей 14 и 15 час готы, приемного блока 16 угфавляемой зйдержкис пряеь-;- ного блока 17 динамической памяти, блоков запрета 18 и 19 и блока 20 фазовой автоподстройки чзстоть:« На передающей стороне осуществляется отрицательных и пололдатгльных вставок, после чего импульсны поток поступает на приемную-сторону. S // У jL

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (.51> 4 Н 04 3 3/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4058661/24-09 (22) 23,04,86 (46) 30.09.88. Бюл, Ф 36 (72) А.Н,Журавлев, В,С.Ефремов, А.Л.Жеребцов и В.М,Минкин (53) 621 ° 394.662 (088.8) (56) Левин Л,С., Плоткин М.A. ° Цифро" вые системы передачи информации. М.:

1982, с.56-57, рис.32. (54) СИСТЕМА АСИНХРОННОГО СОП ЯК ЕНИЯ

ИМПУЛЬСНЫХ ПОТОКОВ (57) Изобретение относится к электросвязи. Цель изобретения — повышение надежности работы системы. Система содержит на передающей стороне — пеоедающие канальные устр-ва 1,-- 1„,ñîñтоящие каждый из формирователя 2 тактовых импульсов, передающего селек„„BU„„1427583 А1 тора 3 синхросигнала, передающего блока управления 4, целителя 5 частоты, передающего блока 6 управляемой задержки, передающего блока 7 динамической памяти, временного детектсра

8 и блоков запре,а 9„10; а на прием-ной стороне — приемные- к",нальные устр-ва 11, — 11» состоящие каждый из приемного се,1ектора 12 синхрос -.-нала, приемного блока 13 управлен-.г,. делителей 14 и 15 час:"оты, приемного блока 1 6 управляемой 3 : пер, кки, пр 1:ем ного блока 17 динамической пам т-:-, блоков ".àïðåòà 18 и 19 и олока 20 фазовой автоподстройки частота.. На перегающей стороне осуществляется Я ввсц ние отрицате-ьных и положит-.ль6 нь.х вставок, после чего импу:ьсный поток поступает на приемную. сторону.

I лейва

1427583

Здесь обнаруживаются циклы, в которых введены вставки, и в зависимости от того, обнаружены положительные или отрицательные. вставки, формируется одна из двух последовательностей импульсов для управления процессом

Изобретение относится к электросвязи, а именно к устройствам передачи и приема дискретных сообщений с асинхронными вводами и выводом информации, и может быть использовано при разработке устройства асинхронного согласования скоростей импульсных потоков на передающей и приемной сто1 ранах.

Цель изобретения — повышение надежности работы системы.

На фиг,1 представлена структурная электрическая схема системы асинхронного сопряжения импульсных потоков; на фиг,2 — временные диаграммы рабо-ты передающего канального устройства; на фиг.3 — временные диаграммы работы приемного канального устройства.

Система асинхронного сбпряжения импульсных потоков содержит на передающей стороне k передающих канальных устройств 1Ä (rye k=1,2,...), каждое канальное устройство содержит формирователь 2к тактовых импульсов, кажр, ое канальное устройство, кроме первого, содержнт передающий селектор

3 синхросигнала, передающий блок управления, первый делитель 5„ частоты, передающий блок 6 к управляемой задержки, передающий блок 7. динами- 30 ческой памяти, временной детектор Яц,первый 9„ и третий 10 блоки запрета; а на приемной стороне — k-1-приемных канальных устройств 11 (где 1=1, 2 ...), каждое приемное канальное устройство содержит приемный селектор

12„ синхросигнала, приемный блок 13к управления, второй 14 и третий 15„ делители частоты, приемный блок 16 улравляемой задержки, приемный блок 4р

17< динамической памяти, второй блок

18„ запрета, четвертый блок 19к запрета, блок 20 фазовой автоподстройк частоты (ФАПЧ). исключения вставок, введенных н," передающей стороне. После этого восстанавливаются первые символы синхросигналов и восстановленный импульсный поток поступает на соответствующий выход системы, 3 ил, Система асинхронного сопряжения импульсных потоков работает следующим образом, На передающей стороне для каждого импульсного потоке имеется передающее канальное устройство 1, вход которого является входом соответствующего импульсного потока системы. С входа передающего канального устройства 1, импульсный поток поступает на вход формирователя 2„ тактовых импульсов и на выход передающего канального устройства 1, . Формирователь 2, тактовых импульсов выделяет из импульсного потока спектральную составляющую тактовой частоты и формирует тактовые импульсы считывания для остальных канальных устройств.

Для остальных импульсных потоков рассмотрим работу на примере передающего канального устройства 1 . На фиг.2 изображены временные диаграммы в характерных точках передающего ка" нального устройства 1 °

С входа передающего канального устройства 1 импульсный поток поступает на вход формирователя 2 тактовых импульсов и на вход передающего селектора Зу синхросигнала. Формирователь 2 тактовых импульсов выделяет из импульсного потока спектральную составляющую тактовой частоты и формирует тактовые импульсы, которые используются для хронирования работы блоков передающего канального устройства 1 .

Импульсный поток с входа передающего селектора 3 синхросигнала проходит через регистр сдвига, расположенный в нем, и поступает на выход передающего селектора 3 синхросиг1 нала и далее на вход блока 7 пере 2 дающей динамической памяти (фиг.2а).

С выхода передающего селектора 3

1427583 синхросигнала синхроимпульсы поступают на вход пере "ающег о блока 4 управления.

Первый делитель 5 частоты осуществляет деление тактовой частоты на гп+п. В результате на его выходе формируются импульсы с частотой, равной частоте следования циклов в импульсном потоке, и поступают на вход блока 4„управления, который формирует импульсы для установки первого делителя частоты 5 в начальное состояние, тем самым обеспечивает режим синфазной работы его. Кроме того, передающий блок 4 управления формирует импульсы для управления согласованием скоростей, которые снимают с второго выхода и поступают на вход передающего блока 6 управляемой за2 держки и вход третьего блока запрета (фиг.2б).

С помощью тактовых импульсов записи, поступающих с формирователя 2 тактовых импульсов через третий блок запрета 10 на вход блока 7 передающей динамической памяти, осуществляется запись поступающих импульсов импульсного потока в блок 7 передают щей динамической памяти, а с помощью тактовых импульсов считывания, поступающих от формирователя 2„ тактовых импульсов через первый блок запрета

9 на первый вход передающего блока

7 динамической памяти, осуществляется считывание записанных импульсов.

При этом в зависимости от знака разности скоростей записи и считыва- ния периодически вводятся положительные или отрицательные вставки для согласования скоростей, когда изменение временных интервалов между импульсными последовательностями записи и считывания достигает периода считывания. Этот момент обнаруживается с помощью временного детектора 8, на соответствующем выходе которого при этом формируется потенциал "1" и поступает на соответствующий вход первого 9 или третьего 10 блоков запрета. С этого момента соответствующий блок 9 или 10 запрета переходит в режим ожидания импульса согласования скоростей (фиг,2в — 2м), При, > „ где, ° 4 ты записи и считывания соответственно, вводятся отрицательные вставки.

Импульс согласования скоростей с второго выхода передающего блока 4

t0

55 управления поступает на вход третьего блока 10z запрета и при наличии на его входе импульса с временного детектора 8 запрещает прохожден.:,e одного тактового импульса записи на вход блока 7 передающей динамической памяти. Таким образом осуществля-ется введение отрицательной вставки.

При Г с Г ввоцятся положительные вставки. Импульс согласования скоростей с выхоца передающего блока 4., управления поступает на вход передающего блока 6. управляемой задержки, б задерживается им до момента считывания соответствующего символа из передающего блока 7 динамической памяти, поступает на вход первого блока 9 запрета и при наличии импульса с временного детектора 8, на входе первого блока 9 запрета запрещает прохождение одного тактового импульса считывания на -.>ën : ерецаю-щего блока 7 динамической памяти.

Таким образом 0cуществля -тся BBp>.,en-:.е положительной вставки, Далее импульсный поток поступает на выход персцаю щего канального устройства 1 .

Еа приемной сторонe первый иь1пульсный поток не нуждается в к-:кгйлибо обработке, поз-ому канально.: устройство для него ото гтствует.,„пя остальных импульсных потоков рассмо - рим работу на примере пгиемного канального устройства 11 . На фиг,3 изображены временные. диаграммы «:;арактерных точках приемно -о канального устройства 11, °

Импульсный поток с входа гоне: ного селектора 12< синхросигнала проходит через регистр сдвига, расположенный в нем, и поступает на ныхо», приемного селектора 12z синхросигнала и далее на вход приемного блока 17z динамической памяти (фиг.3а), " выхода приемного селектора 12, синхросигнала синхроимпульсы поступают на вход приемного блока 13 управления.

Второй 14z и третий 15, целители частоты осуществляют деление тактовой частоты на m+n. В результате па их выходах формируются импульсы с часто-той, равной частоте следования циклов в импульсном потоке, и поступают на входы приемного блока 13 управления соответственно. Приемный блок 13 управления формирует импульсы для установки второго 14< и третьего 15 делителей частоты в начальное состоя1427583 сисФормула !

10 ние, тем самым обеспечивает режим синфазной работы их. Второй целитель

14,. частоты нключегг в цепь поиска l синхронизмя приемног о блока 13 упранлеция, я третий делитель 15 час:тоты — в цепь удержания синхронизма.

Приемный блок 13, управления обнаруживает циклы, в которых введены вставки, определяет характер этих вставок (положительные или отрицательные) и н зависимости от того, обнаружены положительные или отрицательные вставки, формирует одну из двух последовательностей импульсон для управления процессом;гсклюгения, введенных ня передающей стороне положительных или отрицательных вставок соответственно, Импульсные последовательности для исключения положительных вставок формг .руются на выходе приемного блока .3 управления и поступают на вход второго блока 18, запрета в момент поступления в приемный блок 17 динамической памяти положительной нставки, запрещая каждым импупьсом прохождение одного тактового импульса через второй блок 18,, запретя ня первый вход приемного блока 17 динамической памяти (фиг,Зб, г). При этом положительная вставка в приемном блоке 17> динамической памяти не записывается, Таким образом осуществляется исключение положительной вставки . Импульсная последовательность для исключения отрицательных вставок формируется на выходе приемного блока 13, управления и через приемный блок 16 управляемой задержки, которым каждый импульс задерживается до момента считывания соотнетстнующей отрицательной вставки из приемного блока 17 динамической памяти, поступает на вход четвертого блока 19 запрета, запрещая кажцым импульсом прохождение одного тактового импульса через четвертый блок 19 запрета на вход блока 17 приемного динамической памяти (фиг.Зв, д). Б этом случае при считывании из приемного блока 17 динамической памяти в импульсный поток на месте отрицательной вставки вводится дублирующая вставка, т.е. восстанавливается тактовый интервал в цикле, а при преобразовании в последовательный код этим же импульсом, поступающим на четвертый вход приемного блока 17 динамической памяти, во временном

55 интервале дублируощей вставки фор .ируется 1". Таким образом исключаются введенные на передающей стороне отрицательные вставки и восстанавливаются первые символы синхросигналон.

Восстановленный импульсный поток поступает на соответствующий выход темы. и з о б р е т е н и я

Система асинхронного сопряжения импульсных потоков, содержащая на передающей стороне k передающих канальных устройств (где 1с=1,2,...), каждое и которых содержит формирователь тактовых импульсов, нхоц которого является сигнальным входом соотнетствующего передающего канального устройства, каждое передающее. канальное устройство, кроме первого, содержит передающий блок динамической памяти, первый выход которого является выходом соотнетстнующего передающего канального устройства, второй и третий выходы — соединены соответственно с первым и вторым входами временного детектора, а к первому входу передающего блока динамической памяти подключен выход первого блока запрета, а на приемной стороне — k-1 (гле k=

=1,2,...) приемных канальных устройств, каждое из которых содержит приемный блок динамической памяти, к первому входу которого подключен выход второго блока запрета, первый выход блока динамической памяти соединен с первым входом блока фазовой антоподстройки частоты (ФАПЧ), а второй выход является выходом соответствующего приемного канального устройства, отличающаяся тем, что, с целью повышения надежности работы системы, сигнальный вход первого передающего канального устройства соецинен с первым выходом первого передающего канального устройства, второй выход которого является выходом формирователя тактовых импульсов и соединен с тактовым входом всех, кроме первого, передающих канальных устройств, а в каждое передающее канальное устройство, кроме первого, введены передающий селектор синхросигнала, к сигнальному и тактовому входам которого подключен соответственно вход и выход формирователя тактовых импульсов, передающий блок управления, первый щими входами каждого, кроме первого, приемного канального устройства, а выход — соединен с вторым входом приемного блока динамической памяти, приемный блок управления, второй и третий делители частоты, приемный блок управляемой задержки и четвертый блок запрета, к первому входу которого подключен первый вход прием.:ного блока управляемой задержки и вы- ;ад блока ФАПЧ, к второму входу которого подключен третий выхоц приемного блока динамической памяти, к третьему входу которого подключен второй вход четвертого блока запрета и выход приемного блока управляемой задержки, к второму входу которого подключен первый выход приемного блока управления, второй выход которого соединен с. первым входом второго блока запрета, к второму входу которого : .- -„- чечены тактовые входы второ:о ii т е"::-,(=" го делителей частоты п;:рвьв, приемного блока управления и -,.a -:ов„u*, вход приемного селектора. синхрс:=игпа-ла, к второму сигнальному входу когорого подключен второй сигнгльны .

tIpHeMHoI"n блока второго делителя ча.стоты. и сиг.-:г ному входу которого подключен -.ретий

1 выход приемного блока правя,- ля„ к третьему вхоцу которого подключ:=:-. ход третьего делит=..ë:я -:"-.""готы, сигнальному в .оду которого подкл;.:ен третий выход приемного блс-.(г у р::-.-п ния, другие выходы кото" îãî соединены с соответствующими входами приз|и;";го селектора синхросигнала. вто""и «ь.:op которого соединен с четвертым входом приемного блока управления, четвертый выход приемного блока динамической памяти соединен с третьим входом приемного блока управляемой задер.ки, к Ь дополнительным входаМ которого подключены L дополнительных выхоцов приемного блока динамической па:яти.

7 1427583 делитель частоты, передающий блок управляемой задержки и третий блок запрета, к первому входу которого подключены третий вход временного детектора и тактовые входы передающего блока управления, первого делителя частоты и передающего селектора синхросигнала, первый и второй выходы которого соединены соответст- 0 венно с вторым входом передающего блока динамической памяти и первым сигнальным входом передающего блока управления, к второму сигнальному входу которого подключен выход перво- 5 го делителя частоты, к сигнальному входу которого подключен первый выход передающего блока управления, второй выход которого соединен с вторым .входом третьего блока запрета и первым входом передающего блока управляемой задержки, к второму входу которого подключен первый вход первого блока запрета, который является тактовым входом соответствующего 25 передающего канального устройства, а также к третьему входу передающего блока динамической памяти поцключен выход третьего блока запрета, к третьему входу которого подключен первый выход временного детектора, второй выход которого соединен с вторым входом первого блока запрета, к третьему входу которого подключен четвертый вход временного детектора и выход передающего блока управляемой

35 задержки, к третьему входу которого подключен четвертый выход передающего блока динамической памяти, L дополнительных выходов которого соеди40 иены соответственно с Ь дополнительными входами передающего блока управляемой задержки, а на приемной стороне в приемные канальные устройства введены приемный селектор синхросигнала, первый сигнальный и тактовый

45 входы которого являются соответствую1427583

Инц . сии. Синхросиан

Ииц .си2н. Синхрюсие

ППППГП Л 1 Ю Л -ЛЛ ЛЛ, 1ППЛЛЛ ПЛПЛЛЛ.

ЛЬнйР бсп103мп

Фие. р.

Составитель И.Грацианская

Редактор Н.Киштулинец Техред М.яндык Корректор Н,Король

Заказ 4866/56 Тираж 660 Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, F, Ужгород, ул. Проектная, 4