Ячейка памяти
Изобретение относится к цифровой технике и может быть использовано в вычислительной технике в цифровых системах управления. Целью изобретения является повышение быстродействия устройства.. Поставленная цель достигается за счет введения элементов И 3, 4 и РШИ 5, что позволяет обеспечить запись-считьшание информации в каждый такт работы устройства . 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51) 4 С 1" С 19/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ABTOPCHOMV СВИДЕТЕЛЬСТВУ
1 !
" %ю!
I r
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТНРЫТИЙ (21) 400066 7/24-24 (22) 29.12.85 (46) 07. 10.88. Бюл. Ф 37 (71) ЛГУ им. А.А.Жданова (72) А.З.Подколзин и Н.А.Подколзина (53) 681.327.661 (088.8) (56) Дроздов Е.А. и др. Электронные цифровые вычислительные машины.
И.: Воениздат, 1968, с. 230.
Алексенко А.Г. и др. Микросхемотехника. — М.: Радио и связь, 1982, с. 188, рис. 4.25б.
„„Я0„„1429170 А 1 (54) ЯЧЕЙКА ПАНЯ Щ (57) Изобретение относится к цифровой технике и может быть использовано в вычислительной технике в цифровых системах управления. Целью изобретения является повьппение быстродействия устройства. Поставленная цель достигается за счет введения элементов И 3, 4 и ИЛИ 5, что позволяет обеспечить запись-считывание информации в каждый такт работы устройства. 1 ил.
1429170
Формула и з обретения
Составитель А.Яковлев
Редактор. О.Юрковецкая Техред Л. Сердюкова Корректор О.Кравцова
Заказ 5132/48 Тираж 590 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4
Изобретение относится к цифровой технике и может быть использовано в вычислительной технике в цифровых системах управления.
Целью изобретения является повы5 шение быстродействия ячейки памяти
На чертеже приведена схема ячейки памяти.
Ячейка памяти содержит первый и торой D-триггеры 1 и 2, первый 3 и торой 4 элементы И, элемент ИЛИ 5, нформационный вход 6, синхровходы
7 и 8 и информационный выход 9.
Ячейка памяти работает следующим образом.
На вход 6 ячейки памяти подается информационный сигнал, который поступает на входы D-триггеров. По первому синхронизирующему сигналу на входе
7 информация записывается в D-триггер 1. Следующий информационный сигнал аписывается в D-триггер. 2 вторым инхросигналом, который одновременно читывает предыдущую информацию через элементы И 3 и ИЛИ 5 ° Следующая информация считывается первым синхросигналом через элементы И 4 и
ИЛИ 5. Далее процесс записи информации и ее считывание повторяются.
Таким образом, за счет введения элементов И и HJIH в ячейку памяти обеспечивается запись-считывание
I информации в каждый такт работы ячейки памяти, что приводит к увеличению ее быстродействия.
Ячейка памяти, содержащая первый и второй D-триггеры, первый вход первого D-триггера является информационным входом ячейки памяти, второй вход первого D-триггера — первым синхровходом ячейки памяти, о т л и ч а ю— щ а я с я тем, что, с целью повышения быстродействия, в нее введены первый и второй элементы И и элемент ИЛИ, выход первого D-триггера соединен с первым входом первого элемента И, выход которого подключен к первому входу элемента ИЛИ, выход второго
0-триггера соединен с первым входом второго элемента И, выход которого соединен с вторым входом элемента
ИЛИ, второй вход первого D-триггера соединен с вторым входом второго элемента И и является первым входом синхронизации ячейки памяти, второй вход второго D-триггера соединен с вторым входом первого элемента И и является вторым входом синхронизации устройства, выход элемента ИЛИ является информационным выходом ячейки памяти.
