Многофункциональный регистр

 

Изобретение относится к вычислительной технике и может быть использовано при построении узлов и устройств цифровых вычислительных машин,, Целью изобретения является расширение функциональных возможностей регистра за счет выполнения операций счета и суммирования. Для зтого в каждый разряд регистра введены элемент ИЛИ-НЕ, элемент НЕ, два злемента ИЛИ с увеличенной задержкой и злемент НЕ с увеличенной задержкой. Как и прототип, регистр позволяет выполнять поразрядные логические функции , сдвиг в сторону старших и младших разрядов, а также функции последовательного счетчика и накапливающего сумматора с последовательным петзеносом. 2 ил. (Л

. СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ((9) SU (l)) 1 1 (59 4 G li С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21} 4054149/24-24 (22) )5.04.86 (46) 23.07 ° 88. Бюл. И 27 (71) Грузинский политехнический институт им.В.И.Ленина (72) Л.Ш.Имнаишвили, О.Г.Натрошвили . и Д.О.Саникидзе (53) 681.327.66 (088.8) (56) Майоров С.А., Новиков .Г.И. Принципы организации цифровых машин

Л,: Машиностроение, 1974, с.130, рис. 4-23.

Авторское свидетельство СССР

11 1176385, кл. G ll С 19/00, 1983. (54) МНОГОФУНКЦИОНАЛЬНЫЙ РЕГИСТР (57) Изобретение относится к вычислительной технике и может быть использовано при построении узлов и устройств цифровых вычислительных машин.

Целью изобретения является расширение функциональных воэможностей регистра за счет выполнения операций счета и суммирования. Для этого в каждый разряд регистра введены элемент ИЛИ-НЕ, элемент НЕ, два элемента ИЛИ с увеличенной задержкой и элемент НЕ с увеличенной задержкой. Как и прототип, регистр позволяет выполнять поразрядные логические функции, сдвиг в сторону старших и младших разрядов, а также функции после- довательного счетчика и накапливающего сумматора с последовательным переносом. 2 ил, 1411828

Изобретение относится к вычислительной технике и может быть использовано при построении узлов и устройс:в цифровых вычислительных машина

Цель изобретения — расширение функциональных воэможностей регистра за счет выполнения операций счета и суммирования. I0

На фиг.l представлена структурная схема многофункционального регистра; на фиг. 2 — схема одного его разряда.

Многофункциональный регистр в каждом разряде 1 содержит ВБ-триггер 2, 15 десять элементов И 3-12, элемент

ИЛЛ 13, элемент ИЛИ-НЕ 14, элемент

НЕ 15, два элемента ИЛИ 16 и 17 с увеличенной задержкой и элемент НЕ !

18 с увеличенной задержкой. 20

Прямой и инверсный входы RS-триггера 2 являются первым 19 и вторым

20 выходами данного разряда I.

Многофункциональный регистр имеет следующие информационные и управляю- 25 щие входы и выходы: 19; — первый (прямой) выход i-ro разряда регистра (i = l,n) 20; - второй (инверсный) выход i-ro разряда регистра (i = l,n); 21 - выход переноса реги- 30 стра; 22 — первый последовательный информационный вход, 23 - второй пос- ледовательный информационный вход;

24i - параллельный информационный вход 1-го разРяда Регистра (i = l,n); 35

25 " вход управления сдвигом информацчи в сторону старших разрядов; 26— вход управления сдвигом информации в сторону младших разрядов, 27 " вход управления параллельным приемом ин- 40 формации; 28 " вход управления опера" цией дизъюнкции; 29 — вход управле" ния операцией конъюнкции; 30 - вход

4 . управления операцией запрета по пер-- . вому операнду; 31 — вход управления 45 операцией запрета по второму операнду1 32 — вход управления выполнением операции суммирования; 33 — вход синхронизации регистра; 34 " вход переноса регистра. 50

Четвертый 6 и пятый 7 элементы И, первый 16 и второй 17 элементы ИЛИ с увеличенной задержкой и элемент

ИЛИ-НЕ 14 разрядов 1 предназначены для формирования кратковременных им55 пульсов, Основное назначение первого 16 и второго 17 элементов ИЛИ с увеличенной задержкой — кратковременное хранение информации с выходов элементов И 8 - 11. Формирование импульсов на выходе четвертого 6 и пятого 7 элементов И происходит на зацнем фронте управляющего сигнала. Информационные сигналы одновременно поступают на вторые входы первого

16 и второго 17 элементов ИЛИ с увеличенной задержкой и на входе элемента ИЛИ-НЕ. При поступлении единичного информационного сигнала на входы элемента ИЛИ-НЕ 14, на его выходе появляется нулевой сигнал, который закрывает четвертый б и пятый 7 элементы И. После прекращения информационного сигнала открываются четвертый 6 и пятый 7 элементы И, которые остаются в открытом состоянии пока на выходе первого lб и второго 17 элемента ИЛИ с увеличенной задержкой существует единичный сигнал. При этом на выходе четвертого 6 или пятого 7 элемента И появляется кратковременный импульс. Длительность импульса

1„„„„должна быть не менее задержки переключения RS-триггера 2 — 1т„, т.е,, Таким образом, время задержки первого 16 и второго 17 элементов с увеличенной задержкой определяется Гз > > тр + с „где э — заза . держка элемейтов И б и 7.

Длительность импульсных управляющих сигналов равна t „ б 7, . Отметим также, что длительность паузы между очередными управляющими сигналами должна быть не менее 5

Многофункциональный регистр в разных режимах работает следующим образом.

Рассмотрим как происходит обнуление регистра. С этой целью на вход

29 регистра подается управляющий сигнал, который открывает седьмой элемент И 9 разряда 1, поскольку на втором входе седьмого элемента И 9 в данный момент находится единичный сигнал. Сигнал и выхода элемента

И 9 через первый элемент ИЛИ 16 с увеличенной задержкой и пятый элемент И 7 (который в это время находится в открытом состоянии) подается íà R-вход RS-триггера 2. Обнуление также можно осуществить с помощью одновременной подачи управляющих сигналов на входы 29 и 33 регистра, При этом открывается седьмой элемент И 9 и на выходе первого эле" мента ИЛИ 16 с увеличенной задержкой

1411828 10

55 появляется логическая единица, однако открывание пятого элемента И 7 не происходит, поскольку на его.втором входе присутствует логический нуль.

После прекращения управляющих сигналов на входах 29 и 33 на выходе элемента ИЛИ-НЕ 14 появляется высокий потенциал, который открывает пятый элемент И У. В результате на его выходе появляется высокий потенциал, который существует в течение времени, достаточного для переключения

RS-триггера из-за сохранения высокого потенциала на выходе элемента

ИЛИ 16 с увеличенной задержкой.

Код для ввода в регистр подается на информационные входы 24, - 24 разрядов l. Ввод осуществляется одновременной подачей совокупности управляющих сигналов на входы 27,28, 29 и 33. Единичный сигнал подается на второй вход элемента ИЛИ-НЕ 14, соответственно на его выходе появляется низкий потенциал. Оцновременно открываются третий 5, шестой 8 и пятый 9 элементы И. Если вводимый код единица, то на второй вход шестого элемента И 8 подается высокий потенциал, а на второй вход седьмого элемента И 9 — низкий потенциал. В результате на выходе шестого элемента

И 8 появляется высокий потенциал, который поступает во второй элемент

ИЛИ 17 с увеличенной задержкой. После превращения управляющих сигналов на втором входе четвертого элемента

И 6 появляется высокий потенциал, в результате чего на S"âõîä RS-триггера 2 будет подана единица. Если вво.димый код нуль, то открывается соответственно седьмой 9 и пятый 7 элементы И, и высокий потенциал подается на R"вход RS"òðèããåðà 2. Таким образом, в разрядах 1 происходит преобразование вводимого монофазного ко-, да в парафазный код и его запоминание, поэтому предварительная установка регистра на нуль не требуется.

Все логические функции в много" функциональном регистре выполняются на основе уравнения Q<+, = g + В +

+ Qg. Будем считать, что операнд Х находится в регистре, а операнд Х подается на информационные входы 24; регистры (i =- 1,п).

Для выполнения дизъюнкции двух операндов X и У следует операнд Х подавать на информационные входы разрядов 24;, а У предварительно записать в регистре, т.е, Ц = У..

Если Р = 0 и Б = Х, то Q, = XVY.

С этой целью управляющие сигналы подаются на управляющие входы 27 и 28 регистра. При этом срабатывают третий 5, шестой 8 и четвертый 6 элементы И и Х подается íà S-вход ВБтриггера 2. Если регистр управляющим сигналом на входе 29 предварительно установить в нулевое состояние, тогда Q, < = X, т„е, осуществляется параллельный ввод кода.

Для выполнения операции конъюнкции необходимо, чтобы S = О и R = X.

Если Q,< = Y, тогда Q „ = Х У, С этой целью следует управляющие сигналы подавать на входы 27 и 29 регистра. При этом открываются седьмой элемент И 7, на первый вход которого через. элемент НЕ 15 подается инверсное значение операнда X. В результате в ВБ-триггере 2 окажется произведение Х Y.

Запрет по Х осуществляется на основе уравнения Q, = X Y а запрет по Y — на основе уравнения Р +, =

- X Y. Запрет по Х выполняется подачей управляющих сигналов на входы

27 и 31 регистра. При этом открываются третий 5 и девятый 11 элементы

И и сигнал в виде функции X Y подается на Б-вход RS-триггера. Для осуществления операции запрета по Х следует подавать управляющий сигнал на вход 30 регистра в сочетании с управляющим сигналом на входе 27, Если одновременно подавать управляющие сигналы на входы 27,30 и 31, тогда на прямом выходе RS-триггера 2 получим логическую функцию Х Y.V X-Y т.е. в RS-триггере окажется сумма

X9 Y. Открываются третий 5, восьмой

10 и девятый 11 элементы И разрядов

Пусть, например, Y. = 1 и Х; = 1,,Х; подается на информационный вход

24; . При этом на выходе элемента

ИЛИ-НЕ 14 появляется низкий потенциап а на выходе восьмого элемента

И 10 — высокий потенциал. После прекращения управляющих сигналов на входы 27, 30 и 31 высокий потенциал появляется на выходе элемента ИЛИ-НЕ

14, который открывает пятый элемент

И 7. В результате RS-триггер 2 пере" ходит в нулевое состояние. Если Х.

= О, то открывается соответственно

) 4118?8

20

25 четвертый элемент И 6, и единица подается на Б-вход RS-триггера 2, В описанных случаях результаты выполнения логических функций определились кодом на прямом выходе 19

HS-триггера 2, На инверсном выходе

20 RS-триггера 2 можно получить ре- зультаты реализации таких логических функций, как Пирса, Шеффера, импликации, равнозначности и др.

Сдвиг кода в сторону старших разрядов осуществляется совокупностью управляющих сигналов, которые подаются на входы 25, 28, 29 и 33. После подачи управляющих сигналов на выходы 28 и 29 открываются шестой 8 и седьмой 9 элементы разрядов 1. Управляющим сигналом на входе 25 открывается также первый элемент И 3. На выходе элементов ИЛИ-НЕ 14 разрядов

1 появляется низкий потенциал. Если содержимое RS-триггера 2 предыдущего разряда 1 - единица, то в результате подачи управляющих сигналов на входы 25 и 28 единица временно запоминается во втором элементе ИЛИ 17 с увеличенной задержкой. После прекращения этих управляющих сигналов на выходе четвертого элемента И 6 появляется кратковременный импульс, который переводит RS"Tðèããåð 2 данного разряда 1 в единичное состояние.

Сдвиг кода в сторону младших разрядов осуществляется аналогично предыдущему. Сдвиг осуществляется совокупностью управляющих сигналов, которые подаются на входы 26,28,29 и 33.

При этом в отличие от предыдущей опе-. рации открывается второй элемент И 4.

Двоичный счет осуществляется управляющими сигналами на входы 25,,30 и 31, которые в течение всего процесса счета постоянно подаются на управляющие входы. При этом открывают" ся первый 3, восьмой 10 и девятый

11 элементы И. В результате создается структура асинхронного двоичного счетчика. Счетные импульсы подаются на первый информационный вход 22, ре" гистра. После подачи первого счетного импульса возбуждается первый вход первого элемента И 3 первого разряда.

Высокий потенциал с выхода элемента

ИЛИ 13 открывает девятый элемент И 11 и одновременно на выходе элемента

ИЛИ-НЕ 14 устанавливается низкий потенциал. После прекращения счетного

БО импульса ла первом информационном входе 2?„ регистра на выходе элемента ИЛИ-НЕ 14 устанавливается высокий потенциал. В результате на выходе четвертого элемента И 6 появляется импульс, который переводит RS-триггер

2 первого разряда в единичное состояние.

Высокий потенциал с прямого выходa RS-триггера 2 первого разряда через первый элемент И 3 второго разряда 1 открывает девятый элемент

И 11 второго разряда 1;, одновременно на выходе элемента ИЛИ"НЕ 14 этого разряда устанавливается низкий потенциал, При подаче второго счетного импульса HS-триггер 2 первого разряда

11 переходит в нулевое состояние.

Низкий потенциал с выхода RS-триггера 2 первого разряда 1,, на выходе элемента ИЛИ-НЕ 14 второго разряда устанавливается высокий потенциал. В результате RS-триггер 2 второго разряда переходит в единичное состояние. и т.д.

Сложение двух двоичных операндов

Х и Y .происходит следующим образом.

Предварительно управляющим сигналом на входе 29 происходит обнуление регистра. На входах 30 и 31 устанавливается высокий потенциал на все время операции.

Первый операнд Х подается на информационный вход 24 разрядов регистра. Управляющий сигнал подается на вход 27 регистра. В результате в разрядах регистра окажется сумма Х + Y,„ что эквивалентно операции приема операнда Х в регистре,. Второй операнд

Y также подается на информационные входы 24 разрядов регистра. Повторно подается единичный сигнал на управляющий вход 27 регистра. На заднем фронте этого сигнала в разрядах окажется сумма Х + Y. При этом одновременно происходит прекращение единичного сигнала на управляющем входе 27 и подача единичного сигнала на управляющий вход 32 регистра, который открывает цепи переноса сумматоРао

Цепи переноса в (i + l)-й разряд

1 образуются с помощью элементов

НЕ 18 с увеличенной задержкой (задержка этого элемента должна быть не менее 5 Г,> } десятого элемента

1828 8 вход элемента ИЛИ соединен с выходом третьего элемента И, первый вход которого является входом управления

5 параллельным вводом информации регистра, а второй вход — параллельным информационным входом данного разряда, первый вход четвертого элемента

141

25

И 12; †.ãî разряда 1 и элемента ИЛИ 13. (х+1 )-го разряда, Перенос в i-м разряде 1 образуется в тои случае, когда х; = y; = 1 v x;(+7 y = 0 или когда (х;: = 1)Ч(у; = 1) и перенос из предыдущего разряда 1 Р;, = .1, Как в первом, так и во втором случаях происходит переключение RS-триггера 2 i"ãî разряда из состояние логической единицы в состояние логического нуля. При этом на выходе де" сятого элемента И 12, который в это время находится в открытом состоянии, сигналом на управляющем входе 32 формируется импульс. Сформированный импульс через элемент ИЛИ 13 (i+1)-го разряда подается на входы восьмого

10 и девятого 11 элементов И, которые в это время тоже находятся в открытом состоянии. В результате в

RS-триггере 2 (х+1)-го разряда 1 происходит сложение по ш о2. его содержимого и единицы переноса с предыдущего разряда.

Поскольку в сумматоре применен принцип последовательного переноса, длительность управляющего сигнала на входе 32 зависит от разрядности регистра и составляет 6 i,п.

Формула изобретения

Многофункциональный регистр, содержащий в каждом разряде RS-триггер, десять элементов И и элемент ИЛИ,причем прямой и инверсный выходы RSтриггера являются первым и вторым выходами данного разряда, выходы первого и второго элементов И соединены с первым и вторым входами элемента

ИЛИ, первый вход первого элемента И каждого разряда, кроме первого, сое:динен с прямым выходом ВБ-триггера предыдущего разряда, а первый вход первого элемента И первого разряда является первым последовательныи информационным входом регистра, первый вход . второго элемента И каждого разряда, кроме последнего, соединен с прямым выходом RS-триггера последую" щего разряда, первый вход второro элемента И последнего разряда является вторым:последовательным информационныи входом регистра, вторые входы первого и второго элементов И являются входами управления сдвигом соответственно в сторону старших и младших разрядов регистра, третий

И соединен с первым входом пятого элемента И, первый вход шестого элемента И является входом управления операцией дизъюнкцин регистра, а первый вход седьмого элемента И вЂ” входом управления операцией конъюнкции регистра, отличающийся тем, что, с целью расширения функциональных возможностей регистра за счет выполнения операции счета и суимирования, в каждый разряд регистра введены элемент ИЛИ-НЕ, элемент НЕ, два элемента ИЛИ с увеличенной эадержкой и элемент НЕ с увеличенной задержкой„ причем в каждом разряде выход элемента ИЛИ соединен с первыми входами восьмого и девятого эле" ментов И, вторым входои шестого элемента И, первым входом элемента .

ИЛИ-НЕ и входом элемента НЕ, выход которого соединен с вторым входом седьмого элемента И, выходы шестого и седьмого элементов И соединены соответственно с первыми входаии . второго и первого элементов ИЛИ с увеличенной задержкой, выходы которых соединены соответственно с вторымя входами четвертого и пятого злементов И, выходы которых соединены соответственно с Б- и R-входами RSтриггера, прямой и инверсный выходы которого соединены с вторыми входа" ми соответственно восьмого и девятого элементов И, выходы которых соединены с вторыми входами соответственно первого и второго элементов

ИЛИ с увеличенной задержкой, инверсный выход RS-триггера соединен с пер.— вым входом десятого элемента И и входом элемента НЕ с увеличенной задержкой, выход которого соединен с вторым входом десятого элемента И, выход которого в каждом разряде, кро-. ме последнего, соединен с четвертым входом элемента ИЛИ последующего разряда, четвертый вход элемента ИЛИ первого разряда является входом переноса регистра, а выход десятого элемента И последнего разряда — выходом переноса регистра, третьи входы восьмого и девятого элементов И являют1411828 ции суммирования регистра, первый вход четвертого элемента И соединен с выходом элемента ИЛИ-HE второй

5 вход которого является входом синхронизации регистра.

22)2526гиггззо31 Зг_#_ Я

Фиа1 ся входами управления операцией эапрета соответственно по первому и второму операндам регистра, третий вход десятого элементов И является входом управления выполнением опера%

20д, 21

19, 20у

1411828

22

23

2Ô

Фиг.2

Составитель А.Дерюгин

Техред 1ф.Дидык

Корректор Г.Решетник

Редактор С.Патрушева

Заказ 3665/48

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

26

27

Я

Тираж 590

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5