Программируемое устройство для контроля цифровых систем

 

Изобретение относится к контролю и диагностике цифровых систем и может быть использовано в качестве программного анализатора логических состояний при разработке, наладке, контроле работоспособности и техническом обслуживании сложных цифровых устройств и систем, в том числе систем , построенных на базе микроЭВМ. Цель изобретения - повышение быстродействия устройства. Программируемое

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

< П 4 G 06 F 11/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21} 4017493/24 — 24 {22} 05.02.86 (46) 23.11.88. Бюл. ¹- 43 (72) В.Г.Деткин

{53) 681.3(088;8) (56) Авторское свидетельство СССР

¹ 1096648, кл. G 06 F 11/00, 1984.

Бабкин П.А. и др.-Программируемый активный анализатор логических состояний для эксплуатационного обслуживания цифровых систем. — Управляющие системы и машины, 1982, №- 3 (59), с. 15-19.

ÄÄSUÄÄ 1439588 А1 (54) ПРОГРАЫ1ИРУЕМОЕ УСТРОЙСТВО ДЛЯ

КОНТРОЛЯ ЦИФРОВЫХ СИСТЕМ (57) Изобретение относится к контролю и диагностике цифровых систем и может быть использовано в качестве программного анализатора логических состояний при разработке, наладке, контроле работоспособности и техническом обслуживании сложных цифровых устройств и систем, в том числе систем, построенных на базе микроЭВМ.

Цель изобретения — повышение быстродействия устройства. Программируемое

1439588 ния, блок 6 оперативной памяти, блок

7 управления и обработки„ включающий контроллер 7.1 памяти,. блок 9 индикации, клавиатуру 10, блок 8 памяти команд,. 1 з и. ф лы, 15 ил. схемы сравнения, входящих в состав блока логичес-;ой обработки.; на фиг.15блок-схема атггоритма работы блока л:огической обработки.

Пр О гр Я! !МЩтуемое ус тр ОйcTB G Дтья контроля цифровых систем (фиг. 1) с Одержит блок 1 формирова:.-Ния адресов, блок 2 памяти микрокоманд, блок 3 логической обработки, блок ст служебных регистр ОН, блОк 5 кОДировЯния р блОк 6 10 оперативной памяти, блок 7 управления и обработки, содержащий контролллер

7.1 памяти, блок 8 памяти команд, блок 9 индикации и клавиатуру il0 мяустройство для контроля цифровых систем содержит блок 1 формирования яд-! ресов, блок 2 памяти микрокоманд, блок 3 логической обработки, блок 4 служебных регистров, блок 5 кодироваИзобрсTel;»e относится к области ко,ттроля и диагностики !ти1,1ровых сис-ТОМ тт Г то)тс/- т Сбт>!ТЬ И«1П ОЛЬЗ O.За!10 В КЯЧЕ"" стае прогр<1ммируемогО анализ яторя Jio1 и -iect«Itx состОяь!ий Г!ри;1я7pc oo 1 ке > т

:> нападке„контроле работос пос обност!т и ехническом обслуживании сложньгх тц/ифрот-;ьь-,устройств и сис гем, в том числе систем,. построенных на базе

II l I I!! и МИЕЭ ОЗ Р//"1, . 10

Пелью изобретения является повыщт НИЕ бЬ-СТООДЕйстВИя.

11а ф1!г . 1 —,;II«- ДстЯВлена Отру!«т, /рь!ЯЯ

c1«å:lÿ программируемогo устройства лттт1 контроля тсттдровых ст!сTE;,I чя .:; ф...п .. 2 -. структура !Ньткро!со!"!а!!д,. реали""-. /-."I!«Ië блотсо>! логической обработки;, Н«1 фиг,3 — расположеь!ие копии в блоке

ОПЕР с- "ттн НО!! Па!!т1ГИ НЯ @И, lI -- «:ТР-УКтурнал схе !а блока формирования Я-дре-- 20

coII; на триг. 5 — структур/ная схема блока памтт ги митсро-сомат!д; Ii фиг „6 структурная схема блока логической обработки" на фиг.7 — диаграмма работы блока лог:-тческой обработки на 25

1 фиг,8-1«, — сс-.руктурные схемы « оответственно блока слусжебньтх регис.тров, блока !соттированьтя, блока ooPpGTHBH«IA памяти., контроллера памяги, блока r!амяти команд„ узла синхронизации и 30

2 гистраль 11 адреса, магистраль 12 ,iI я !ных и магистр я b 1 3 управтте ния, Структура IIIII(poi«oll ilcr (фиг, 3) представт!я!ет Собой с.ледующее, 13Lc! формат ."!11:СРО!СО!а!!ДЫ /! Г IH7 Я II1 !I2твтРЕ ПОЛЯ: ! ! сода IHi

-ocToHT из 110J H адреcc7 псрехода РК

jnI ., -щ j и поля ч -!«ла .. рону Нов РК !II„, . -„,mI,1, Поле условия анализа PK, -I; . 7 j сОстОит из следу!Ящих призна

/ !

< /I)J; янячизя, I о =1 тенттю УГ!я!совки вхoJI ньГх данных В ОЗУ 6 К 6) вида Г1яски (единичный ипи нулевой) РК 1/ . Ьсе

МИКРОКОМат!ДЫ ДЕЛЯТСЯ На т!ЕТЫОЕ ГРУПпы: микрокоманды поиска (ГАО,. ЩО, ПАД,, ПАА, 11ДМ,, IIAII) условных перехоДог, (УАО. УДО,, УАЛ, УГЪ, / -II!) безусловного перехода (БПА/ и окон=алия программьt (Кон.),.

ПАΠ— поиск кодового слова в первой группе входных данных УК, равного кодовому слову, заданному полем 1 данных при заом анализ пвоисходи во время наличия признаксв запуска, обозначенных единицами в поле PK (/1...71 (по чтению, по записи, с/Оез упаковки}, Запись в блок 6 памяти входной информации первых и вторых групп входов происходит после отс.ета числа совпадений кодовых слов, равного числу, указанному в поле пропусков, и не происходит вообще, если признак с/без упаковки будет равным нул!с. После выполнения микрокоманды в счетчик адреса ми!срокомянд блока добавляется единица.

439588

2 J

5 1 схема 21 сравнения (фиг, 14) содержит узлы 75-77 сравнения, y=-ел маскирова ния, включающий схемы 78-79 равнозначности и коммутатор 80, элементы

И 81-83, IcomiyTHTop 84 и дешифратор 85.

Програк(мруемое устройство для контроля цифровых систем работает следуюшим образом.

Перед Вклlочением устрОйства пользователю необходимо подкл(очить вход синхронизации к управляющим цепям, а группы входов данных -- к информационным цепяк исследуемого усTpoIl-ства, После включени>(контроллер 7.1

B 000 (BC TCTHIiIi C IIpQ(pH (((0EI, XpGIiи.(0И

1 в блОке 8, пр Оиз ВОДит EcOH< роль рабо"тоспособности Всех блоков устройства и вывоДит сообщение 0 их cocTOßåèH

lIà блок 9 для ин11ормирования поль:-;оБател(1, В сл y÷ÿH Отсутствия пеиспр(1В

40сти ИОльзовач ель дОлжен с помОць10 клавиатуры i0 запрогры(к .-ровать устройс,тво нз конкретный Вид контроля „ для чего с помощью директивы сначала задае (ся Вел. (чина зоны упаковки копии входногc; процесса для записи в блок

О .: та B:нg Îpмяция пppcсьлаетс я ко(к." роллером 7.1,в блок 4-, где хранится теч".Ние всего цикла кснтроля. Далее опегатор, пользуясь системой микp0к0манд (фиг, 2 > составляет прогряк му контроля и заносит ее с, клавиатурь(1 0 Во Вре (-! s 1 0А пр " ц дур(1 EcaH ( ро глер 7, 1 фсрмирует коды микрокоманд в заданноЙ пользователек последовательности и по магистрали адреса 11 данных 1? и управления 13 заносит их в блок 2, Параллельно контроллер 7, 1 отображает на блоке 9 заносимые микрзко((анды для инфорж(рования пользователя о их вводе. После окончания процедуры программирования пользователь с помощью директивы клавиатуры 10 переводит устройство в режим контроля входной информации.

C этого момента блок 3 в зависимости от co<"òîÿíèÿ групп входных данных и состояния цепей входа синхронизации начинает последовательно выполнять мыкрокоманды, занесенные в блок 2, и копировать нужные участк входного потока групп данных в блоке 6, Момент запуска устройства (фиг.2) зависит от состояния трех групп его

ВхОдОВ: ВхОдов синхронизации и IIEpBQH и второй групп входов данных.

Рассмотрим работу устройства на примере контроля некоторой микропроцес сор ной системы (МП-системы), Например, построенной на базе микропроцессорного набора 580 серии. В данном случае устройство целесообразно подключить к следу(ощим трем магистра((ям (МП-системы): входы синхронизации к магистрали управления, перву1о группу входов данных — к магистрали адреса,, а вторую группу ьходов данных— к магистрали данных ((((-системы. Допустим, что пользователю необходимо проанализировать выполнение программы

МП-системы в реальном масштабе времени относительно двух условий: относит41(ь((о мок(нта запис и данных Ц1 в память ИП-системы по ацресу Л1 и отHOCI!TPJ!i H0 МОМЕНта чтЕния нвизВЕСтиыХ данных из памяти Ы1-системы по адресу Л2. причем необходимо знат(гредысторию хода программ(. В объеме

300 циклов обращения в память и гослеистори(о хода программы в объе((е

50 циклов обращения В память относительно каждого из условий.

Кроме того„ анализ первого условия необходимо провести лишь тогда, когда первая ситуация появится 35-й раз, а вторая ситуапия — 15-й раз, Для решения этой задачи пользователь должен с помощь(о клавиатуры 10 занести через контроллер 7.1 B блок ? следу(ощу(с программу, состоящую из трех микрококанд: ПАД (по чтению = О,,о записи = 1, упаковки = 1, число пропусков = 35, данные 1 = Al, данные 2

= Д1), ПАО (110 чтению = 1, по записи = О, с/без упаковки = 1, число пропусков = 15, данные 1 = А2), КОН.

Далее поль OaarÅËÜ С поМОщЬю кла5 виатуры 10 должен занести через контроллер 7.1 в блок 4 величину предыстории события, равную 300, и величину послеистории события, равную 50, после чего производится пуск устройства на анализ выходов. До момента появления на магистралях ИП-системы ситуации, заданной микрококандой ПЛД, блоки устройства будут находиться в следующих состояниях: блок 1 формирует На выходе нулевой адрес, блок 2 считывает по этому нулевому адресу код микрокоманды ПЛД; блок 3 начинает искать Во входных

1439588 данных первой и второй групп входов одновременно ситуацию, заданную ПАД, с учетом состояния цепей синхронизации (сигналов "Чтение" и "Запись" в память ИП-системы) 4 блок 4 на первых выходах будет удерживать величйну упаковки, равную

350, а на втором выходе — потенциал нуля, говорящий об отсутствии в блоке 6 интересующей пользователя информации, описанной ПАД; блок 5 под сигналом синхронизации с выхода блока 3 формирует последовательность адресов записи в блок 6, начиная с нулевого и кончая ацресом, равным 350. Далее формирование адресов снова начинается с нулевого адреса и т.д.; в блок 6 записывается последовательно по адресам с выхода блока 5 вся информация, появляющаяся в реальном масштабе времени в первой и второй группах входов данных устройства, причем после записи очередного слова информации пс адресу 350 следующее

<лово записывается по адресу О, стирая таким образом слово, записанное ранее по адресу О, и т.д., т.е. в блоке 6 постоянно копируется состояние магистралей адреса и данных МПсистемы в объеме 350 слов.

При появлении первый раз на маги1 стралях МП-системы ситуации, заданной ПАД, блок 3 просчитывает это событие с помощью внутреннего счетчика.

Состояния других блоков не изменяются. После того, как блок 3 насчитывает число таких ситуаций, равное 35, с его выхода в блок 4 поступает сигнал, разрешающий счет величины послеистории входного процесса. Блок 4 отсчитывает количество записей в блок

6, равное величине послеистории события (60), и формирует сигнал, поступающий на входы блоков 5, 6 и 3 для формирования новых адресов записи в блок 5, фиксации адреса окончания записи первого блока (в блок 6), форми" рования сигнала "+1" (в блок 3).

Одновременно (в течение одного такта) блок 3 формирует сигнал на вход блока 1, по которому блок 1 добавляет единицу к счетчику адреса, после чего на его выходе устанавливается адрес, равный 1. По данному адресу из блока 2 считывается вторая микрокоманда (ПАО), Сме на микр о кома нды пр о ис ходит в течение одного такта, когда состояние

ИП-системы еще не изменилось, а следовательно, не нарушено ее реальное время. Таким образом, смена микроко-, манды произойдет после того, как ИПсистема 35 раз занесет данные Д1 по адресу А1, причем относительно этого события в блоке 6 окажется копия реального кода программы ИП-системы (копия последовательности машинных кодов команд и соответствующих им адресов), включая предысторию события

15 в объеме 300 циклов синхронизации и послепсторию события в объеме 50 циклов синхронизации. При этом базовый адрес с выхода блока 6 скачком увеличивается на величину, равную 350 (при отработке микрокоманды ПАД он был равен О) .

Иикрокоманда ПАО изменяет алгоритм работы устройства слецующим образом.

Во-первых, анализу подвергаются лишь

25 вхоцы синхронизации и первая группа входов данных устройства (магистрали управления и адреса ИП-системы) . Вовторых, адрес ИП-системы анализируется на равенство А2 в моменты чтения

30 информации из ИП-системы. В третьих, при появлении на магистрали адреса указанной ПАО ситуации (чтения по адресу А2) блок 3 просчитывает число совпадений таких ситуаций, равное l5 после чего в блоке 4 включается от35 счет величины послеистории.

Величины предыстории и послеистории событий остаются при обработке обеих микрокомацц одинаковыми. Различными будут лишь внутренние адреса

40 записи двух копий в блок 6. Возможное расположение копий в блоке 6 показано на фиг.3. Объемы упаковок копий в блоке 6 одинаковы, равны 350 слов и ложение зон упаковки послеистории и предыстории событий внутри каждой зоны угаковки при заданной программе может меняться при повторных запусках устройства, но обязательно выполняются условия: Ь1 + Ь2 + АЗ = b4 + Д5

= 350, А1 + 63 = 65 = 50, 62 =64

= 300, адреса А ОЗУ = О, А, ОЗУ =

55 350 А ОЗУ + 1 А32 ОЗУ = 350, Признаки конечных адресов записи в блок 6 очередной копии (для нашей задачи А ОЗУ для первой зоны упаковки, А qq ОЗУ для второй э оны) з апомина45 располагаются друг за другом со смещением в 350 адресов. Взаимное распо143

9588

12 ся анализу код операции РК 10...3J поля кода микрокоманды. Этот .анализ (дешифрация) осуществляется либо де5,шифратором 20 (для команды КОН и БПА), стробирующий анализ входной информации,« дешифратор я 20, дешифрирующегo на своих выходах сигналы, соответствующие микрокомандям КОН и БПА; схемы 21 сравнения, осуществляющей сравнение и маскирование входной информации при выполнении микрокоманд

ПД1"1, IIAN, УДИ, УА1 1 9 элементов ИЛИ 22, И25, НЕ23 И24 и 26, осуществляющих коммутацию одиночного импульса с выхода формирователя 28 в цепь параллельной записи адреса перехода в блок 1 (элемент

И24), либо в цепь добавления единицы в блск 1 (элемент I . 25) для формирования адреса следующей микрокоманцы, элементов I", 29, ИЛИ 30, И 33, пропускающих син,рос:и нялы с выхода узла 19 либо сразу (для комацц УАО, УАД, УДМ, УАМ, БПА, KOH), либо после поступления сигнала сравнения с выхода схемы 21 (цля остальных микрокоманд); счетчика 31 пропусков элемента И

37, схемы 38 сравнения, элемента И

32, осуществляющих счет числа совпадений входных данных с кодовым словом в микрокоманде, когда счетчик 31 насчитывает число совпадений, равное заданному РК Г» „...m ((РК m, +,...

» „ ), фиксируется окончание записи в блок 6 предыстории события, триггера 34, осуществляющего фиксацию момента окончания пропусков и начала отсчета послеистории. события, если PK 16) указывает необходимость упаковки копии в блок 6; элемента И 32, если признак PK (6) говорит об отсутствии необходимости записи копии в блок 6; формирователя 28, элементов ИЛИ 2? и 36, формирующих импульс окончания выполнения очередной микрокоманды.

Этот импульс используется больше для изменения адреса в блоке 1 (через элементы И 24 и 25) и установки схем блока 3 в исходное состояние для выполнения следующей микрокоманды (через элемент И1И 27).

Элемент ИПИ 27 объединяет также внешний сигнал начальной установки.

Блок 3 начинает свою работу при поступлении с выхода блока 2 микрокоманды (разрядов РК (O...m

ЗО

55 либо схемой 21. В случае микрокоманды

КОН сигнал с первого выхода дешифратора 20 поступает в контроллер 7,1 для переключения устройства в режим чтения блока 6. B случае микрокоманды БПА сигнал с второго выхода дешифратора 20 через элементы ИЛИ 22 и

НЕ 23 разрешает прохождение одиночного импульса с выхода формирователя

28 через элемент И 24. Формирователь

28 запускается через элемент ИЛИ 36 тем же сигналом со второго выхода дешифратора 20.

Дешифрация других микрокоманд происходит в схеме 21.

Для микрокоманд ПАО, ПДО, ПАА, ПДМ и ПАМ схема 21 производит сравнение информации первой и второй групп выходов данных с данными в соответствуюших полях иикрокоманды, сформированной на выходе сигнала сравнения.

В случае равенства строб с выхода элемента И29 поступает ня вход счетчика 31. Если необходимо осуществить пропуск (если значение РК (к, ...шп 4

Ф О); счетчик 31 просчитывает число стробов, равное PK jm »,Д, после чего на выход элемента И32 пропускается очередной строб. Далее происходит анализ необходимости упаковки ин" формации в блок 6 PK (6). Если PK (61 = 1 (упаковка необходима), включается триггер 34, формируется сигнал разрешения счета величины послеистории события. Когда произойдет запись в блок 6 послеистории события, на вход элемента ИЛИ 36 поступит с выхода блока 4 сигнал, из которого с помощью формирователя 28 формируется на выходе элемента И 25 сигнал увеличения на "+1" предыдущего значения блока 1. Если в упаковке нет необходимости РК 16) = О, то триггер 34 не включается, я строб сразу проходит через схемы 35, 36, 28 и 25 на формирование "+1" в блок

Для микрокоманд УАО, УДО, УАЦ, УДМ, УАИ строб с узла 19 через элемент ИЗЗ проходит на вход счетчика

31, не дожидаясь сигнала равенства с выхода схемы 21. Схема 38 производит сравнение содержимого счетчика 31 со значением РК $» +, ...m j и формирует разрешающий потенциал на входах эле1439588 ментов И 26 и 32. Если в этот момент вреь«е««и на втором входе элемента И 26 присутствует сигнал Равно, то через элементы ИЛИ 22 и HE 23 на первом входе элемента И24 будет присутствовать разрешающий потенциал, пропускающий строб через схемы 3 2,,35, 36 и 28, второй вход элемента И24 на формирование сигнала параллельной запис:и в блок 1. Если же в момент раье яства содержимого счетчика 31 и схемы 38 на втором входе элемента

И ?6 бып сигнал "Не равно", по тем же цепям, только через элемент И 25, произойдет добавление "+ 1" в блок 1.

Вь«целе««ие синхронизиру«о«««их стробов происходит B узле 19. Рассмотрим ра боту одного из зозгложных вариантов его построения на примере описанного контроля ««П-системы (фиг . 13) . Узел 19 ссстоит из элемента ИЛИ 68, ключа 69

:-. — åè"=:ãò o!:-, ИЛИ 70 и 73, И 71 и 72, коммутатора 74. Элемент ИЛИ 68 объедьшяет с.-«пиалы обращения i ««i системы пс -;mr,r;ï«! либо к собственной памяти.

"9 либо к устро««твам ввода-вывода. Элемент ИЛИ 70 производит то же самое, только пс сигнялям запис..r «ь«-систе««ь, Ключ 69 ря э решает прохождение сиг««я"лов с. выходов ИЛИ 68 и ИЛИ 70 через

И71 и 72 либо всегда, либо только во время pa6oòü! Кяналя прям<я о доступа.

МП--chic«erur. С выхода ИЛИ 73 обобшенвь«е сигналы зяписи и чтения поступают в блоки 6 и 5 в качестве стробирук1щих сигналов, коммутатор 74 пропускает на соста.вные части блока 3 сигналы чтения (с выхода И71) либо записи C (выхода И72), либо оба сигнала вместе, Это зависит от значений PK

«4) и РК r<5). Такое построение узла

19 rrHe rc3Mcær«îcòb анализировать отдельно работу программы, работу канала прямого доступа MI-системы, а также выводить на блок 9 из блока 6 информацию в удобной форме,. что еще больше облегчает пользователю поиск возможных ошибок в исследуемой ИПсистеме.

Структурная схема возможного варианта построения схемы 21 сравнения (фиг.14) содержит следующие составные части: узел 75 сравнения, осуществляющий сравнение первой группы входных данных с содержимым РК (m z ...m Ä+>j;

И+«" узел 76 сравнения, осуществляющий сравнение второй группы входных данных с содержимым РК (r»n, +, ...шЬ1; узел 77 сравнения, осуществляющий сравнение первой группы входных данных с содержимым РК (m „+ „ ...m

10 78 и 79), схема И 81, выделяющая «a выходе сигнал одновременного равенства входных данных в группах 1 и 2 с содержимь«м PK (n« „,,...«««.ь);

15 элемент И 82, выделяющий на выходе сиг««ап одновременного равенства данных первой группы входов с PK

Pm m «,«) 1 и маскированных РК «««<+< ...m g данных во второй груп20 пе входов, элемент И 83, выделяющий на выходе, сигнал при попадании значения данных в первой группе входов в промежуток, заданнь«й величинами PK Г««« ...«»„+ )

«1+« - + . °, ; коммутатор 84 и дешифратор 85, осуществляющие коммутацию одного из результатов давления ня выход схемы

21 в зависимости от кода операции

З0 РК (0...3).

При коде операции РК 0...31 = О на выходе коммутатора 84 присутствует результат сравнения PK Prr +, ..,m„, < J с первой группой входов, при РК дБ (О... 3 J = 1 — выход узла 76, при РК (0...3 = 2 — И81, при РК (0...3 »

3 — выход ИЯЗ, при PK (0...3J = 4 коммутатор 80 и при РК « 0...3 1 = 5 выход коммутатора 80.

40 Блок 4 служебных регистров (фиг.8) состоит из следующих составных частей: регистра 40„ осуществляющего при программировании устройства фиксацию величины зоны упаковки одной копии в блок 6; дешифратора 41, осуществляющего дешифрацию номера регистра 40 счетчика 42; счетчика 42, осуществляющего счет синхроимпульсов с выхода блока 3 при фиксации в блоке 6 послеистории события; элемента И43, разрешающего прохождение стробов с блока 3 на счетчик 42 только при наличии разре«««ения с блока 3 (выхода триггера 34).

Работа блока 4 происходит следующим образом. Регистр 40 и счетчик 42

1439588

5

40

55 являются для контроллера 7.1 программно-доступным по записи, выставляя на магистрали 12 данных данные для записи в регистр 40, счетчик 42 формирует адрес регистра 40 счетчика 42 на магистрали 11 адреса и строб записи в магистрали 13 управления. Дешифратор 41 в зависимости от номера разрешает прохождение сигналов записи на регистр 40 или счетчик 42 для записи данных, установленных на магистрали 12 данных.

Блок 5 кодирования (фиг.9) состоит из следующих составных частей: сумматора 44, элеме ra И 45, регистра 46, сумматора 47, элементов И48 и 49, счетчика 50, схемы 51 сравнения.

Начальная установка (сброс в ноль) регистра 46 и счетчика 50 происходит по сигналу сброса контроллера 7.1 °

С выхода сумматора 47 формируется адрес записи в блок 6.

При записи в блок 6 первой зоны упаковки адреса начинают изменяться, начиная с нулевого. Элемент И 48 пропускает счетные импульсы с выхода блока 3 на вход счетчика 50, при этом схема 51 сравнивает содержимое счетчика 50.с величиной зоны упаковки, заданной регистром 40 в .блоке 4.

При их равенстве через элемент И49 под импульс записи с блока 3 на вход счетчика 50 поступает импульс сброса, устанавливающий счетчик 50 снова в 3 нулевое состояние. Сумматор 47, имея на первых входах ноль с выхода регистра 46, пропускает содержимое счетчика 50 на вход блока 6. Сумматор 44 суммирует содержимое регистров 40 и 46, т.е. при первой упаковке на выходе сумматора 44 присутствует величина, равная содержанию регистра 40, С приходом из блока 42 сигнала, говорящего об окончании копирования в блоке 6 первой зоны, с выхода элемента И45 под сигнал записи в блок

Ь в регистр 46 поступает импульс записи содержимого сумматора 44. В результате адрес на выходах сумматора

47 и 44 меняется скачком на величину, равную величине регистра 40. Далее процедура формирования адресов повторяется, но уже относительно смещенного в регистр 46 базового адреса.

При формировании с выхода сумматора

47 адреса последней ячейки памяти блока 6 на его втором выходе формируется сигнал переполнения, .запрещаю- щий на элемент И 48 прохождение счетных импульсов и поступающий в контроллер 7.1 для переключения устройства в режим чтения. Формирование адресов записи в блок 6 приведенным способом обеспечивает упаковку копий в блок 6 в соответствии с фиг.3.

Блок 6 (фиг.10) состоит из коммутатора 52, элемента И 53, первого накопителя 54, второго накопителя 55, элементов H 56 и 57.

Накопители 54 и 55 являются программно-доступными по чтению со стороны контроллера 7.1. Запись информации в накопитель 54 осуществляется с первой и второй групп входов данных устройства. В накопитель 54 одновременно записываются признаки адресов конца упаковки для каждой зоны. Эта информация сообщается контроллеру

7.1 в форме прерываний в режиме чтения, коммутатор 52 в режиме записи пропускает HQ. адресные входы накопи телей 54 и 55 адреса с выхода блока

5, а в режиме чтения - адреса с магистрали адреса 11. Подключение выхода накопителя к магистрали 12 данных осуществляется во время режима чтения через элемент И56. В это же вре-мя возможно появление сигнала прерывания с выхода накопителя 55 через элемент И57. Хранение признаков конца упаковки накопителя 55 необходимо контроллеру 7.1 для того, чтобы в ре>киме чтения можно было бы программно рассчитать начало и конец каждой эоны упаковки, так как общая величина упаковки, задаваемая пользователем, иэвестна и в блоке 9 пользователю, все зоны упаковки с одинаковым распределением (для удобства анализа).

Контроллер 7.1 памяти (фиг.11) состоит из следующих составных частей: генератора 58 тактовых импульсов, формирующего в непрерывном режиме тактовые импульсы для работы микропроцессора и последовательного адаптера, узла 59 начальной установки, формирующего сигнал начальной установки (сброса) при появлении питающих напряжений; микропроцессора 60, реализующего выполнение команд алгоритма контроллера 7.1; узла 61 прерывания, принимающего внешние прерывания и осуществляющего

1439588

25 прерывание микропроцессора 60; последовательного адаптера 62, осуществля1сицего прием информации от кляв11атуры 10 и передающего информа-" цию на блок 9, узла 63 оперативной памяти, служяНГе"o для временного хранения переменной инф017мации во время отработки алгоритма гг1кропроцессоря 60., = JI ev«BH . а 8.191 64, Об ьед11няющег0 BIl парятный ",áðîñ с выхода узла 59 в программный сброс (установку) с выходя 1«11кро«процессора.

30 время pà "îòû контроллера 7 . 1, ми1<17опроцесс017 60 считывает кОманды

«3 блока 8 с пОмОЩью MBI ис:тр Я11сй 1 1, !.7 .дреся. дагп11«1х и упрявления Бы пол«яя команцьi, осуществляет алгоритм дияло« я с оператором, прогряммировя- 7с1 «1я., чтения блока 6., ко1 .роля, Проме«ж,«то"".EI«i!ñ «BIIE«blP. Bo «зреь17я «7аботь1 ггик— p0ElDofifBcc0pB 6L! занос ятся и (читыва— ются с помощью магистралей 11-13 ад;реса, ::,Bííbiõ H управления в ОЗУ 6. ы .:.1фор::b« lÿ, преднязпаченная польэоваl 1i еB11ю«передается и ядаг«тер 62,, а пО1cтупг117шяя с клявиату«7ь1 0 «1ерез ядяптер 62 -- -,:.: Микропроцесс.ор 60. ! J; 7Is 8 памятH IcoMQH«-, (фиг. 12) „ ,Jо с00" Оит и - т«еш11йэ ЯТО17 а !75., IBкопите .1-я 66 и группы зпег«ентов !1 67.

Адрес чтения команды, формируемый

«1икропроцесcopobi 60., поступает по магис-:рапи 11 адреса.на вхо,".;, д шифратора 65, д шифруетcH H под сигнал чтения в 1ьагистрали 13 упрагзления в накопителе 66 считывается,, а через элемент И67 на магистраль 12 данных поступяеv код o«IBpецнОЙ ксмапды для «10 ,пь«полнения микропроцесеорсм О., срорМуЛЯИЗСбрЕТЕНИЯ

1, Прогрягыируемое устройство для

K0нтрОля цифрья1ых систем сОдержящее

45 блок формирования адресов, блок памяти микрокоманд., блок логической обработки, блок служебных регистров, блок кодирования„блок оперативной памяти и блок управления и обработки причем «Р б0 вход чтения блока оперативной памяти поцключен к выходной шине записи-чтения блока управления и обработки, первый вход адреса блока оперативной памяти соединен с выходом кода адреса

55 блОка КОдирования инфОрмационный вход блока оперативной памяти подключен к информационному входу устройства для подключения к выходу данных контролируемой цифровой системы, вход синхронизации блока логической обработки подключен к синхровходу устройства для подключения к выходной шине управления контролируемой цифровой системы, первый выход разрешения блока логической обработки соединен с входом синхронизации блока формирования адресов, выход которого соединен с первым входом адреса блока памяти микрокоманд, выход которого соединен с входом кода команды блока логической обработки, о т л и ч а ю щ е е с я тем, что, с целью повьш1ения быстродействия устройства, в нем информационный вход устройства для подключения к выходу данных контролируемой цифровой системь1 подключен к информационному входу блока логической обработки, второй вход адреса, информа-...,ионный вход и входы записи-чтения блока памяти микрокоманд подключены соответственно к выходу адреса, входу-выходу данных и к выходной шине записи-чтения блока управления и обработки, выход блока памяти микрокоманд.соединен с информационным входом блока формирования адресов, входы сброса блока формирования адресов, блока служебных регистров, блока логической обработки и блока кодирования соединены с выходом начальной установки блока управления и обработки, выход признака конца контроля блока логической обработки, выход признака конца чтения зоны блока оперативной памяти и выход признака конца записи в блок оперативной памяти блока кодирования соединены соответствечно с первым, вторым и третьим входами условий прерывания блока управления и обработки, выход синхронизации блока логической обработки соединен с входами синхронизации блока служеб1ных регистров блока кодирования и с входом записи блока оперативной памяти, второй выход разрешения блока логической обработки соединен. с входом разрешения синхронизации блока служебных регистров, входы записи, кода разрешения и информационный вход которого подключены соответственно к выходной шине записи-чтения, к Bbl ходу адреса и к входу-выходу данных блока управления и обработки, информационный выход блока служебных регистров соединен с информационным входом блока кодирования, выход призна20

19

1439588

40

55 ка конца записи блока служебных регистров соединен с разрешающими входами блока кодирования и блока логической обработки и с входом признака конца записи текущей зоны блока оперативной памяти, второй вход адреса и информационный выход которого подключены соответственно к выходу адреса и к входу-выходу данных блока уп— равления и обработки, входы признаков параллельной записи и приращения адреса блока формирования адресов соединены соответственно с первым и вторым выходами записи блока логической обработки, причем блок служебных регистров содержит регистр, счетчик, дешифратор и элемент И, первый и второй входы которого являются соответственно входом синхронизации и входом разрешения синхронизации блока служебных регистров, выход элемента И соединен со счетным входом счетчика, выход переполнения которого является выходом признак;. ионна записи блока служебных регистров, входы записи счетчика и регистра подключены к входу записи блока служебных регистров, информационные входы счетчика и регистра подключены к информационному входу блока служебных регистров, вход дешифратара является входом кода разрешения блока служебных регистров, первый:и второй выходы дешифратора соединены с входами разрешения соответственна регистра и счетчика, входы сброса регистра и счетчика подключены к входу сброса блока служебных регистров, выход регистра является информационным выходом блока служебных регистров, причем блок кодирования содержит два сумматора, регистр кодирования, счетчик кодирования, схему сравнения и три элемента И, вход синхронизации блока. кодирования подключен к первым входам с первого по третий элементов И, информационный вход блока кодирования подключен к первым информационным входам первого сумматора и схемы сравнения, разрешающий вход блока кодирования подключен к второму входу первого элемента И, выход которого соединен с входом синхронизации регистра кодирования, информационный вход которого соединен с выходом первого сумматора, выход второго элемента И соединен со счетным входом счетчика кодирования, выход которого соединен < первым информационным входом второго сумматора и с вторым информационным входом схемы сравнения, выход которой соединен с вторым входом третьего элемента И, выход которого соединен с первым входом сброса счетчика кодирования, вход сброса блока кодирования подключен к входу сброса регистра кодирования и к второму входу сброса счетчика кодирования, выход регистра кодирования соединен с вторыми информационными входами первого и второго сумматоров, выход переполнения которого соединен с вторым входом второго элемента И и является выходом признака конца записи в блок оперативной памяти блока кодирования, информационный выход второго сумматора является выходам кода адреса блока кодирования.

2. Устройство по и.1, а т л и ч аю щ е е с я тем, что блок логической обработки содержит узел синхронизации, дешифратор, две схемы сравнения.

Формирователь импульсов, счетчик пропусков, триггер, семь элементов И, четыре элемента ИЛИ,,цва элеме.нта НЕ и группу элементов И, причем вход дешифратора, первый информационный гход первой схемы сравнения, разрешающий вход узла синхронизации, первый вход первого элемента И, входы элементов

И группы, первая группа разрядов первого информационного входа второй схемы сравнения, D-вход триггера и вход первого элемента НЕ образуют вход кода команды блока логической обработки, второй информационный вход первой схемы сравнения является информационным входом блока логической обработки, выход первой схемы сравнения соединен с первыми входами второго и третьего элементов И, первый выход дешифратора является выходом признака конца контроля блока логической обработки, информационный вход узла синхронизации является входом синхронизации блока логической обработки, первый выход узла синхронизации является выходом синхронизации блока логической обработки, второй выход узла синхронизации соединен с вторыми входами первого и второго элементов И, выходы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен со счетчиком входом счетчика пропусков и с первым входом четвертого элемента И, выходы элемен1439588

22 тов И группы соединены с второй группой разрядов первого информационного входа второй схемы сравнения, вьгход которой соединен с вторыми вхо5 дами третьего и четвертого элементов

И, выход счетчика пропусков соединен с вторым информационным входом второй схемы сравнения, второй выход дешифратора соединен с первыми входами 10 второго и третьего элементов ИЛИ, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом пятого элемента И и через второй 15 элемент IE — с первым входом шестого элемента И, выход которого является вторым выходом записи блока логической обработки, выход пятого элемента И является первым выходом записи 2О блока логической обработки, выход формирователя импульсов соединен с вторыми входами пятого и шестого элементов И, с первым входом четвертого элемента ИЛИ и является первым вьглодом разрешения блока логической обработки, вход сброса блока логической обработки, вход сброса блока логической обработки подключен к второму входу четвертого элемента ИЛИ, выход которого соединен с входом сброса счетчика пропусков и с R-входом триггера, С-вход триггера и первый вход седьмого элемента И соединены с выходом четвертого элемента И, выход первого элемента НЕ соединен с вторым входом седьмого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, третий вход которого является разрешающим входом блока логической обработки, выход третьего элемента ИЛИ соединен с вхо1 дом запуска формирователя импульсов, выход триггера является вторым выходом разрешения блока логической обработки.

1439588 а дмР/ляяД

1439588

om Ьм(амтв) 1

)439588 ст,гл7 от бЛОЗ(6Гп9) 1439588

1ч39588 ь М Ю7 Рл 4 рл Жз1 l439588

Составитель Д Ванюхин

Редактор A,Ворович Техред р(.уоданич Корректор И.Васильева

Заказ 6078/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений,и открытий !

13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4