Устройство для ввода информации

 

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства ввода систем обработки информации. Цель изобретения состоит в повьшении надежности устройства за счет уменьшения вероятности потерь информации одних и тех же датчиков. Это достигается устранением однозначного соот ветствия номера информационного датчика и номера ячейки блока памяти, куда производится запись данных этого датчика. При этом при поступлении данных информационного канала со сбоем в качестве текущего значения канала используется его значение в предыдущем цикле опроса. Устройство содержит коммутаторы 3 и 4, блок 1 памяти, блоки 8 и 9 контроля, блок 2 сравнения, счетчики 5, 6 и 7, формирователи 10 и 11 импульса, триггер 15, элементы И 12, 13 и 14, элемент НЕ 16. 1 3.п. ф-лы, 3 ил 4 а

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5)) 4 < 06 Р 1 3/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 1381522 (21 ) 4252598/24" 24 (22) 29.05.87 (46) 07.12 ° 88. Бюл, И 45 (72) В.С.Лупиков (53) 681.325.21 (088.8) (56) Авторское свидетельство СССР

Р 1381522, кл. С 06 Р 13/00, 1986.

-54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОР11А11ИИ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве устройства ввода систем обработки информации. Цель изобретения состоит в повьппении надежности устройства за счет уменьшения вероятности потерь информации

„SU, 1442999 А2 одних и тех же датчиков. Это дости-, гается устранением однозначного соответствия номера информационного датчика и номера ячейки блока памяти, куда производится запись данных этого датчика. При этом при поступлении данных информационного канала со сбоем в качестве текущего значения канала используется его значение в предыдущем цикле опроса. Устройство содержит коммутаторы 3 и 4, блок 1 памяти, блоки 8 и 9 контроля, блок

2 сравнения, счетчики 5, 6 и 7, формирователи 10 и 1l импульса, триггер

15, элементы И 12, 13 и 14, элемент

HE 16. 1 э.п. ф-лы, 3 ил.!

442999

Изобретение относится к вычислительной технике, может быть исполь" зовано в качестве многоканального устройства для ввода информации в системы обработки и является усовершенствованием устройства по авт. св, В 1381522.

Цель изобретения — повышение надежности устройства. ll0

На фиг.! приведена структурная схема устройства; на фиг.2 - структурная схема блока памяти; нафиг.3— структурная схема первого формирователя импульса. !5

Устройство содержит блок 1 памяти, блок 2 сравнения, первый 3 и второй

4 коммутаторы, первый 5, второй 6 и третий 7 счетчики, первый 8 и второй 9 блоки контроля, первый 10 и 2О второй 11 формирователи импульса, первый 1?, второй 13 и третий !4 элементы И, триггер 15, элемент НЕ

16, входы и выходы 17-23 устройства.

Ц

Блок 1 памяти содержит элемент

24 памяти, регистр 25, коммутатор

26, элемент ИЛИ ?7, элемент 28 задержки, одновибратор 29, Первый формирователь 10 импульса содержит элемен- 30 задержки и одно- ЗО вибратор 31.

В качестве блоков 8 и 9 контроля могут быть использованы сумматоры rro модулю два. Счетчик 5 является счетчи35 ком по модулю М, где М- количество информационных входов коммутатора 3.

Счетчики 6 и 7 являются счетчиками по модулю Р, где P — информационная емкость блока 1 памяти в словах.

Причем Р)М.

Устройство работает следующим образом.

Перед началом работы сигналом по входу 19 установки счетчики 5 и б и триггер 15 устанавливаются в нулевое состояние, а счетчики 7 устанавливаются (в счетчик -заносится код в состояние

Низкий уровень сигнала на выходе триггера 15 и на выходе 25 управления свидетельствует о том, что устройство находится в режиме начальной загрузки блока 1 памяти. В этом режиме производится запись исходных значений информационных датчиков в блок 1 памяти по адресам, формируемым на счетчике 7 под воздействием сигналов, поступающих по входу 18 управления. До момента прихода первого синхросигнала по входу 18 счетчик

5 находится в нулевом состоянии, соответствующем адресу первого датчика. Через коммутатор 3 данные этого датчика поступают на информационные входы блока 1 памяти и на вход блока 8 контроля, который формирует высокий уровень сигнала на своем выходе при поступлении достоверных данюз!х °

По переднему фронту синхросигнала по входу 18, проходящему элемент 30 задержки, одновибратор 31 формируе-. импульс, поступающий на вход формирователя ll импульса, выходной сигнал которого формируется по заднему фронту его входного сигнала и поступает на стробирующий вход элемента И 13.

При високом уровне сигналя на выходе блока 8 контроля выходной сигнал элемента И 13 поступает на управляющий вход коммутатора 26 блока 1 памяти, тем самым подключая к информационным входам элемента памяти 24 выходные сигналы коммута;ора 3, и проходи." через элемент ИЛИ 27, элемент 28 задержки на вход одновибратора 29, выходной сигнал которого осуществляет запись данных в ячейку элемента 24 памяти по адресу, сформированному на выходах счетчика 7, которые в этот мбмент подключаются к блоку l памяти . ерез коммутатор

4 под воздействием сигнала на выходе формирователя ll. Задним фронтом сигнала:то входу 18 производится модификация содержимого счетчиков

5, б, 7, т.е. к их содержимому до бавляется единица. Запись исходных значений других информационных датчиков прсизводится аналогично. По заднему фронту сигнала:«a выхо.".;е переполнения счетчика 5, т,,е. после записи исходного значения пос.-тецнего информационного датчика, триггер 15 устанавливается в единичное состояние, что свидетельствует о .1ом, что устройство готово к работе в режим данных информационных да.тчиков.

Режим опроса данных информационных датчиков начинается с приходом синхронизирующего сигнала по входу

18 управления, который поступает на вход синхронизации чтения блока l памяти и своим передним фронтом осуществляет запись в регистр 25 «анных,, считанных из ячpHK«« злемен

1442999

10 !

50 та 24 памяти с адресом, сформированным на счетчике 6, До момента прихода первого синхросигнала по входу

18 в режиме опроса счетчик 5 находится в нулевом состоянии, соответствующем адресу первого датчика.

Через коммутатор 3 информация этого датчика поступает на входы первой группы блоха 2 сравнения, на входы второй группы которого поступает информация о предыдущем состоянии первого датчика, считываемая из регистра 25 блока 1 памяти.

По переднему фронту синхросигнала производится считывание из элемента

24 памяти в регистр 25 информации о предыдущем состоянии первого датчика.

Чтение информации из блока l памяти производится по адресу, сформированному на выходах счетчика 6 и подаваемому на адресные входь| блока 1 памяти через открытый для них коммутатор 4. В этом случае низкий уровень сигнала на выходе формирователя

11 импульса обеспечивает-режим чте- це-. для блока 1 памяти и подключает его адресным входам сигналы с вьг..одов счетчика 6, Блок 2 сравнения сравнивает предыдущее и текущее состояния датчика, и если информация от датчика не изменилась по сравчению с его предыдущим состоянием, на выходе блока 2 присутствует низкий уровень сигнала.

Если имеет место изменение информации, на выходе блока 2 устанавливается высокий уровень сигнала.

Едновременно с этим информация с выхода коммутатора 3 и выхода блока памяти подается на соответствующие блока 8 и 9 контроля, которые формируют на выходах высокие уровни сигналов при налиЧии достоверных данных, По переднему фронту синхросигна,а на входе 18 устройства, задержанного на элементе 30 задержки, одновибратор 31 формирует сигнал опроса элемента И 12, на выходе которого появляется сигнал в случае изменения информации от анализируемого датчика и если в результате анализа не было зафиксировано ошибок в данных. Сигнал на выходе 22 устройства является сигналом сопровождения данных, прн- 5 сутствующих на выходах 20, и адресного признака, присутствующего на ходах 21 анализируемого датчика

По заднему фронту сигнала на выходе формирователя 0 импульса формирователем 11 формируется сигнал, по которому к адресным входам блока 1 памяти через коммутатор 4 подключаются выходы счетчика 7.

Вь|ходной сигнал формирователя 11 опрашивает элемент И 13, выходной сигнал к: торого производит запись в блок . . вЂ,амяти новых данных анализируемого датчика при отсутствии в них ошибки, зарегистрированной блоком 9 контроля. Запись производится следующим образом. Выходной сигнал элемента H l3 гоступает на вход управления коммутатором 26,.подключая тем самым к информационным входам элемента 24 памяти выходные сигналы коммутатора 3, Одновременно с этим выходной сигнал элемента И 13, проходя элемент 28 задержки и элемент

ИЛИ 27, поступает на вход одновибратора 29, который формирует по перецнему фронту сигнала импульс записи в элемент 24 памяти. В случае, если блок 8 контроля фиксирует ошибку в принятых данных на выходах коммутатора 3, íà его выходе присутствует низкий уровень сигнала, который блокирует прохождение сигнала через элемент И !3. При этом высокий уровень сигнала на выходе элемента НЕ 16

1 разрешает прохождение сигнала с вы" хода формирователя 11 через элемент

И 14 при условии, что блок 9 контроля не зафиксировал ошибки в значении предыдущего состояния датчика, хранящегося в данный момент в. регистре

25 блока 1 гамяти. Выходной сигнал элемента И 14 поступает на второй вход управления коммутатором 26, под" ключая тем самым к информационным входам элемента 24 памяти выходы регистра 25. Одновременно этот сигнал, проходя через элемент ИЛИ 27, задерживается на элементе 28 задержки и поступает на вход одновибратора 29, выходной сигнал которого осуществляет запись данных в элемент 24 памяти.

Задним фронтом сигнала по входу

18 производится модификация содержимого счетчиков 5, 6 и 7, т.e.. к их содержимому добавляется единица.

С приходом cò åäóæùåão синхросигнала по входу 18 производится анализ и при необходимости вывод данных очередного датчика приемнику информация.

1 grgr2E) О() Для нормальной работы устройства должны выполняться следующие временные соотношения . величина задержки распространения сигнала на элементе

30 задержкй должна быть больше суммы времен задержки распространения сигналов на регистре 25 и блоке 2 сравнения; величина зацержки распространения сигнала на элементе 28 задержки,цолжна быть больше суммы времен задержки распространения сигнала IIB коммутаторе 26 и срабатыв"ния адресных цепей элемента 24 памяти, сумма длительностей сигналов формирОвателей ° 0 H | дОлжна быть меньше длительности синхросигнала по входу !8 устройства.

Пример. Пусть М-7 количec! во информационных датчиков), P=8 (количество ячеек блока I памяти).

Счетчик 5 являетгя счетчиком по модулю семь, счетчикч 6 и 7 - счегчики по модулю восемь. По начальной уста-. новке счетчики 5 и 6 устанавливаются в состояние 000, а счет ик " - в ааа

-: ояние 1 . I . По Bgp е сам, форм=-рован-ным на счетчике 6, осуществляется - .танке данных HB Grrorr 1 памяти по адресам сформированным на счетчике 7, производится запись даннъ|х в блок 1 памяти.

В режиме начальной загрузки блока 1 памяти при rroc;;.åäaâBTåëibêoì подключении датчиков с первого по седьмОЙ нри изменении со("тоянкй счетчи ка 5 000, 001, О!О, OI1. 100., !01

110 их исходнь|е значения записаны в ячейки блока 1 памяти соответственно с.адресами 111, 000, 001 010, OII& 100, 101.

В первом цикле режима опроса инфОрмациОнных датчиков, с первого по седьмОЙ при ПОследовательном изм "" кении кодов на счетчике 5 000, ОО!, 010, 011 100, 101 110 производится чтение предыдущих значений данных датчиков из ячеек с адресами счетчи.-" ка 6 последовательно 111, 000„. 0 .1,, 010, О!I IOO 1OI и запись текущих значений данных датчиков по Biippсам счетчика 7 соответственно I!0, 1!1.

ООО, 001, 010, 011.; 100. Ьо втором цикла режима опроса информационных датчиков с первого по седьмой при последовательном изменении кодов на счетчике 5 ООО, 001 010, 011, !ОО., «01, 110 производится чтение предь дущих значений данных датчиков из ячеек с адресами счетчика 6 110, !

11, 000, OOI, OIO, 011, 100 и запись текущих значений данных датчиков

:- c адре< ам счетчика 7 соответственно

-01 1 1(! 1 1!р 000 001 010 011 т д=

Таким образом, в устройстве обес10 печивается более высокая надежность

-.а счет уменьшения вероятности вы.а.-1и приемнику информации недостовергх данных.

Ормула изобретения

I . Ус гройство для ввода информа-,,чи по авт. св. 11 1381522, О т л и ч а ю щ е е с я тем, что, с целью повышени надежности устройства, в

:-.его ввевены триггер„ третий элемент

И и элемент HK вход которого соедиileH с выходом первого блока контроля, выход элeмeнта HE соединен с первым

:-ходом третьего элемента И, второй

:"Ретий входы которого соединаны с одом =-. Озо-о блока контроля .:-;: вы|||цс>м второ о формиров. Тель =мггульс- тве", стпе ц..о выход тре —; =,. o зяем=нта псдключен к втоРому входу чт=rbHH"-записи блока памяти, стробк;".У.зщик вхсд которого объединен со

:четньп< входом первого счетчика, : хсды установки в О к 1 триггера соединены с входом сброса первого с ч тчика и выходом переполнения Нер:oгО счетчика соответственно, выхоц

::т:иггерй сэединен с пятым входом ервого эл; мента. И и я1ляется выхопо . -. IgBHHII; Режима pBGO Tb! устрой-.

b! B

2. Устрс|Йство Ira и. 1 О | л H

B . r» e c с я ..-ем., что б.;о«а|. |:.и содерх.ит зле;:.; —:Нт - ",.".ти, р=-"

I ...||с Tp > комм j TBT : р > элPllPHT 1|ЛИ, зле -..Нт задержки и оцновибратор, :. ., ды регис IpB соединены с информа— .г онными входами первой группы ком"-.-T B Tap B и вляются выходам;-:IOKB иьформацио:- :bi.= вхс ы вт|ОР ..-..—:,.— ь ."Оммутаторэ являются адресными входа блока„;.:,цресные входы ко :амутатора ...;|Ьединены с входами элемента ИЛИ к являются первым H вторым входами тения-записи блока, выход элемента

1 Л через элемент задержки соединен вхоцом однэвибратора| выход ir opo подкга|че| к: входу ч|.=-". =я.-записи!

4429о9 8

bl памяти, выходы которого соединены с информационными входами регистра, е- управляющий вход которого является стробирующим входом блок@, 7 элемента памяти, информационные вход которого являются информационными входами блока, выходьi коммутатора со динены с адресными входами элемента

Составитель И. Карнова

Редактор В.Петраю Техред M. Ходанич Корректор g.Щарощи

Заказ 6386/46 Тираж 7Q4 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4