Системный коммутатор с приоритетным обслуживанием

 

Изобретение относится к области илчислительной техники и может быть использовано при создании вычислительных систем. Цель изобретения - расширение области применения за счет обеспечения программной настройки при прокладке каналов коммутатхщи и децентрализованного приоритетного обслуживания . Для достижения указанной цели системный коммутатор содержит блок коммутации, содержащий три элемента двусторонней проводимости и три блока программной настройки. 8 ил.

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 15 16

8. E..;..-, /1 ., г

° С:,,::

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4045082/24-24 (22) 27.02.86 (46) 15.12.88. Бюл. В 46 (75) А.В.Новокайдатских (53) 681.32(088.8) (56) Авторское свидетельство СССР

У t228110, кл. С 06 F 15/16, t984..

Авторское свидетельство СССР

Ф 1262517, кл. G 06 Р 15/16, 1984

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ (54) СИСТЕМНЫЙ КОММУТАТОР С ПРИОРИТЕТНЫИ ОБСЛУЖИВАНИЕМ

„„SU„„1444799 А1 (57) Изобретение относится к области вычислительной техники и монет быль использовано при создании вычислительных систем, Цель изобретения— распярение области применения за счет обеспечения программной настройки при прокладке каналов коммутатции и децентрализованного приоритетного обслузивания. Для достижения укаэанной цели системный коммутатор содерлят блок коммутации, содержащий три элемента двусторонней проводимости и три

Моха программной настройки. 8 нл.

1444799

Устройство относится к области вычислительной. техники и может быть ис" пользовано при создании вычислительных систем, Цель изобретения — расширение области использования за счет обеспечения программной настройки при прокладке каналов коммутации и децентрализации приоритетного обслуживания.

На фиг. 1 представлена функциональная схема коммутатора; на фиг. 2— пример использования системного коммутатора; на фиг. 3 — функциональная схема узла управления; на фиг. 4 — 15 дешифратор приоритета, на фиг. 5— схема блока управления коммутацией и порядок подключения к нему блоков программной настройки канала на фиг. 6 — схема блока программной на- 20 стройки канала на фиг, 7 — узел управляющей регистровой памяти, на фиг. 8 — схема триггера с цепью авто- сброса, Системный коммутатор (фиг. 1) со- 25 держит блок 1 коммутации, блок 2 управления коммутацией, приэтом блок

1 содержит три элемента 3 -3 двух сторонней проводимости, три блока 4„4 программной настройки, общие шины 30

5,-5., линии 6„ -6 > связи (шины), общие шины 7-9, шины 10 настройки, линии 11-16 управления коммутацией, линию 17 синхронизации.

На фиг. 2 изображены системные коммутаторы 18„-18, абоненты 19, шины 20, включающие шины 6-9.

Блок управления коммутацией содержит узел 21 управления и дешифратор приоритета. Узел 21 управления щ фиг.3) содержит элементы ИЛИ 22-24, генераторы 25-27 одиночных импульсов, элементы ИЛИ-НЕ 28-30, элементы ИЛИ

31-36, группу элементов И 37, группу триггеров 38-43, группу элементов 45

И 44-49, линии 50 -50, 5 1, -51

56 -56, 57,-57, 58-60 связи.

Дешифратор 61 приоритета (фиг. 4) содержит элемент ИЛИ-НЕ 62, элементы

И 63-65, линии 66, -66> связи. Блок программной настройки (фиг. 6) содержит схему 67 сравнения, элемент И

68, RS-триггер 69, управляющую регистровую память 70, элемент И-KIN.71, дешифратор 72, счетчики 73, 74, дешифратор 75, схему 76 сравнения, линии 77-83 связи, вход 84 сброса, линии 85-96 связи.

Управляющая регистровая память (фиг. 7) содержит ключи 97,98, элементы ИЛИ 99-101, элементы И 102, 103 триггеры 104,, 105, элементы И 106, 107, триггеры l 08, 109, одновибраторы 1 IO 111, элементы И 112, 113, триггеры 114-121, линии 122-129 связи.

Триггер 114 может содержать цепь автосброса, С учетом этого он может содержать (фиг. 8) одновибраторы .

130, 131, элементы И 132-135.

Предлагаемый системный коммутатор работает следующим образом (см, фиг.

1,2) .

Абоненты 19 каждой шины 5 независимо друг от друга могут занести с помощью шин 7-9 (шина 20) в память блоков 4 коды шагов настройки каналов и управления ими. По окончании записи блоки 4 по шинам 6 и 10 выдают свои коды первого шага настройки на соседние по шинам 5, 10 блоки 2 (блоки l8). При этом заданный в коде свободный блок 2 (блок 18) будет занят, если других одновременных по синхросигналам на линии 17 запросов к нему нет. При одновременном запросе к свободному. блоку 2 (блок 18) оН занимается запросом на линии "Прерывание" шины 10 с более высоким фик HPoBGHHbIM HO T TOM. H TOM CO гласно настройке из блока 2 по линиям 11-16 на входы элементов 3 коммутатора поступят сигналы управления. Через элементы 3 соединяются заданные пары шин, Последовательности шагов настройки образуют каналы из цепочек шин 5. При подаче сигнала "1". на линии 11-16 элемента 3 разрешена двусторонняя передача данных через элемент 3 по К линиям шин 5. Работа узла 21 управления (фиг. 3) происхо1дит следующим образом, Исходное состояние: триггеры 38-43 сброшены, на входах 52,-52. сигнал "0".

При выборке шины 5 gпо сигналам настройки с шины 5, (при сигналах

"1" 56. А "0" 52 л" 1" 58 "1" 50 ) l l 1 сигнал "1," с элемента И 44 установит триггер 38 в "1". Сигнал "1" с линий

11 включит элемент 3,„и линии шин 5> и 5 2 соединятся. Сигнал "1" с триггера 38 через элементы И 37, ИЛИ 32, ИЛИ-НЕ 29 и ИЛИ 35 выдается на линии

51, 50, 53 . Сиг нал " 1" с элемента

ИЛИ 32 через элемент ИЛИ 23, генератор 26 выдается на линию 54 . Импульс, 1444 ", (2) Л "1" 502 (3) Л "1" 50 Л "!" 66 з 3 поступит через линию 542 на элемент линию 54„— на счетный вход счетчика 73 блока 4,. При выборке шины

51 по сигналам настройки с шины 5, (при сигналах "1" 57, < "0" 52 h" 1"

58, и "1" 5ф сигнал "1" с выхода элемента И 45 установит триггер 39 в

"1! . Сигнал 1 по линии 13 включит элемент 3, и линии шин 5, и 5 з спединятся, Сигнал "1" с триггера 39 через. элементы И 37, ИЛИ 33, ИЛИ-HE 30, ИЛИ 36 выдается на линии 51» 50» 53г

Сигнал "1 с элемента ИЛИ 33 через элемент ИЛИ 24, генератор 27 поступит;5 на линию 54„. Импульс "1" поступит через линию 54 элемент 31, линию

54 на счетный вход счетчика 73 бло2 ка 4„.

При выборке шины 5„ по сигналам настройки ñ шины 52 (при сигналах

"1" 55 и "0" 52 . п" 1" 59 Л "1" 50 )

1 2 сигнал "1" с выхода элемента И 46 установит триггер 40 в "1". Сигнал

"1" на линии 12 включит элемент 3., 25 и линии шин 5, и 52 соединятся. Сигнал "1" с триггера 40 через элементы

И 37, ИЛИ 31, ИЛИ вЂ” HE 28, ИЛИ 34 выдается на линии 51,, 50„, 53-„. Сигнал "1" ñ элемента ИЛИ 31 через эле- gp мент ИЛИ 2?, генератор 25 поступит на линию 54,. Импульс "1" поступит через линию 54 „, элемент 3,, линию

542 на счетный вход счетчика 73 блока 4

При выборке шины 5 по сигналам настройки с шины 5 2 (при сигналах "1"

572 h "0" 52 и "1" 59 л "1" 502) сиг3 нал. "1" с выхода элемента И 47 установит триггер 41 а "1". Сигнал "1" по 40 линии 15 включит элемент 32, и линии шин 5< и 5Э соединятся, Сигнал "1" с триггера 41 через элементы И 37, ИЛИ 33, ИЛИ НЕ 30, ИЛИ 36 выдается на линии 51, 50» 53 >. Сигнал "1" с элемента ИЛИ 33 через элемент ИЛИ 24, генератор 27 поступит на линию 54З.

Импульс "1" поступит через линию 54З. элемент 32 на счетный вход счетчика

73 блока 4 2.

При выборке шины 5 по сигналам настройки с шины 5 > (при сигналах "1"

55 h "0" 52 Л" 1" 60 A" 1" 502) сигнал "1" с выхода элемента И 48 установит триггер 42 в "1". Сигнал "1"

55 по линии 14 включит элемент 3,и линии шин 5, и 5, соединятся. Сигнал

"1" с триггера 42 через элементы И

37, ИЛИ 31, ИЛИ вЂ” HE 28, ИЛИ 34 вь2ца99

4 ется на линии 51,, 50,, 53„. Сигнал

"1" с элемента ИЛИ 31 через элемент

ИЛИ 22, генератор 25 поступит на линию 54,. Импульс "1" поступит через линию 54,, элемент 3, линию 54 з на счетньп вход счетчика 73 блока 4!.

При выборке шины 5 2 по сигналам настройки с шины 5 з (при сигналах

"1" 56 и "0" 52 и "1" 60 л "1" 50 )

3 2 сигнал "1" с выхода элемента И 49 ус- . тановит триггер 43 в "1". Сигнал по линии 16 включит элемент 32 и ли1 нии шин 5, и 52 соединятся. Сигнал

"1" с триггера 43 через элементы И

37, ИЛИ 32, ИЛИ-НЕ 29, ИЛИ 35 выдается Hà 22НННН 5!» 502, 532. Сигнал

"1" с элемента ИЛИ 32 через элемент

ИЛИ 23, генератор 26 поступит на линию 542. Импульс "1" поступит через линию 542. элемент 3 2, линию 54 > на счетный вход счетчика 73 блока 4>.

Работа дешифратора 6! (фиг. 4) прок™. ходит следующим образом.

Сигнал "1" на линии 58 появится, если на входы элемента И 63 поступят сигналы:

"1" 62 Л "1" 17 h "1" 66,! A "1 "50,. (I

Сиг нал "1" на ли нии 59 появится, если на входы элемента И 64 поступят сиг налы:

"1" 62 п "1" !7 h "1" 66 h "0" 50 л

2 1

Сигнал "1" на линии 60 появится, если на входы элемента И 65 поступят сигналы:

"1" 62 A "1" 17 A "0" 50, A"0" 50 ! 1

Иначе с линий 58-60 выдаются сигналы О! .

Работа блока 4 (фиг. 6) происходит следующим образом.

По командам "Вывод" или аналогичным по функциям командам контролера ввода-вывода выдаваемые на шину 7 байты данных записываются в память

70 блока 4. По окончании записи блок

4 автоматически переходит в режим запрограммированной работы с прямым доступом к памяти — приостановка ðàботы своего процессора. При этом каж1444799 6 дый байт данных, вьдаваемых по ли ниям 50-52, 86, 57, 56, 55, 66, пред|назначен для прокладки шага каналадля настройки триггеров 38-43 соседнего блока 18. Окончив настройку канала, блок 4 — ведущий предоставляет своему процессору- инициатору возможность обмена данными с модулями канала,. Далее соответствующей командой сбрасывается память блока 4 — сброс настройки канала.

По команде "Вывод" сигнала адреса

А.ООО и байта данных 00000100 выдаются по линиям 83 и 82 шины 6 и лини- 15 ям 122-129 шины 7 в сопровождении сигнала "1" по линии 81. При совпадении кодов А с выхода схемы 67 выдается сигнал "1" по линии 87 на входы элемента И 68 и дешифратора 72 2р и с учетом этого вьдается сигнал "1" по линии 91 на синхровходы триггеров

114-121, происходит запись "1" в триггер 119, с выхода одновибратора

111 по линии 84 выдается импульс сбро-2б са триггеров 70 памяти блока 4 (триггеры 69, 108...109,...,104,...,105, 114-121, счетчики 73, 74 — сброшены) .

По команде "Вывод" адрес А.001, байт настройки, импульс "1" по линии 30

81 аналогично изложенному для команды Вывод" с выхода дешифратора 72, выдается сигнал "1" по линии 90 на синхровходы триггеров 108...109, и, Вайт настройки запишется в регистР, 35 образованный этими триггерами. Аналогично может быть выполнена передача данных в другие регистры по их адресам 010-101.

По команде Вывод 1 адрес А.ООО, 4р байт управл ения 1XXX1000 " 1" по линии 81 аналогично изложенному в триггеры 114-121 памяти 70 будет записан байт управления "1" 114,..., "1"118,...,"1"114 по линии 53 в про- 4> цессор поступит сигнал "1" и переведет его в режим приостановки. ПроцесCop вьдаст "1" по линии 78 и при наличии "1" на выходе триггера 118 это вызовет запуск одновибратора 110, 5р с его выхода по линии 94 импульс "1" поступит на входы схем элемента И-ИЛИ

71 и триггера 69. Триггер 69 установится в " 1". Сигналы кода ХХХ-программно заданного числа шагов настройки с выходов триггеров 115-117 по линиям

95 поданы на входы схемы 76, с ее выхода сигнал "0" по линии 96 подан на входы элемента И 68 и триггера 114.

С выхода элемента И 68 вьдается сигнал "0" по линии 80. Импульс "1" по линии 94 через элемент И-ИЛИ 71 поступит на счетный вход счетчика 74, его содержимое увеличится íà t Код 001 с выходов счетчика 74 поступит на входы дешифратора 75, сигнал "1" по линии 93 поступит на входы элементов

И 106...107, тем самым будет считываться байт первого шага настройки с триггеров 108... 109 „через элементы

ИЛИ 99... 100... 101, ключи 9 7... 98 по линиям 50-52 на шину 10, по линии

86 на вход элемента И-ИЛИ 71, по линиям 55-57, 66 на шину 6. Если шаг настройки выполнен, то вьдается по линии 54 импульс "1" на входы счетчика 73 и элемент И-ИЛИ 71, содержимое счетчика 73 увеличивается на

1. Если "1" 54 A "1" 86, то с выхода элемента И-ИЛИ 71 импульс "1" увеличит с одержимое < ч етчика 74, начнет выполняться следующий шаг настройки канала считываемого содержимого соответствующего регистра 70 памяти блока 4. Каждый следующий шаг настройки канала выполняется аналогично. Если "1" 54 A "0" Яб, то выполненная прокладка канала сохраняется до его сброса. При совпадении кодов сигналов на входах схемы 76 она вьдает сигнал "1" по линии 96 на входы элемента И 68 (на ее выходе по линии 80 будет сигнал "1") и триггера

114 (он сбросится), и с его выхода вьдается по линии 53 сигнал "0" на вход процессора — приостановка окончена.

Процессор по проложенному каналу может вести обмен данными с другими модулями канала.

После окончания описанного этапа по команде "Вывод" сбросится память

70 блока. 4 и, следовательно, происходит сброс схем триггеров 38-43.

Формула изобретения

Системный коммутатор с. приоритетным обслуживанием, с.одержащий блок коммутации и блок управления коммутацией, группа выходов управления коммутацией которого соединена с группой управляющих входов блока коммутации с первого по третий, информационные входы-выходы блока коммутации подключены к общим шинам системного коммутатора соответственно с первой

1444 7 по третью, отличающийся тем, что, с целью расширения области применения за счет обеспечения программной настройки при прокладке ка-5 налов коммутации и децентрализации приоритетного обслуживания, он дополнительно содержит три блока программной настройки канала, каждый из которых содержит элемент И, элемент

И-ИЛИ, две схемы сравнения, два счетчика, два дешифратора, триггер и узел управляющей регистровой памяти, а блок управления коммутацией содержит дешифратор приоритета, две груп— пы элементов И, группу триггеров, три элемента ИЛИ-НЕ, девять элементов

ИЛИ, три генератора одиночных импульсов, причем первый выход дешифратора приоритета соединен с первыми пря- - мыми входами первого и второго элементов И первой группы, второй выход дешифратора приоритета соединен с первыми прямыми входами третьего и четвертого элементов И первой группы, 25 третий выход дешифратора приоритета соединен с первыми прямыми входами пятого и шестого элементов И первой группы, выходы с первого по шестой элементов . первой группы ñоединены Зо с. входами установки в "f" соответственно с первого по шестой триггеров группы, выход первого триггера группы соединен с первым входом первого элемента И второй группы, первым стробирующим входом дешифратора приоритета и первым выходом управления коммутацией группы блока управления коммутацией, выход управления коммутацией группы которого соединен с вто- 4О рым стробирующим входом дешифратора приоритета, с выходом второго триггера группы и с. первым входом второго элемента И второй, группы, выход которого соединен с первыми входами пер- 4> вого и второго элементов ИЛИ и первого элемента ИЛИ-НЕ, выход третьего триггера группы Loåäèíåí с первым входом третьего элемента И второй группы, с третьим стробирующим входом 5р дешифратора приоритета и с третьим выходом управления коммутацией группы блока-управления коммутацией, четвертый выход управления коммутацией группы которого соединен с четвертым стробирующим входом дешифратора приоритета, с выходом четвертого триггера и первым входом четвертого элемента И второй группы, выход которого

99 соединен с вторыми входами первого и второго элементов ИЛИ и первого элемента ИЛИ вЂ  выход пятого триггера группы соединен с пятым «тробирующим входом дешифратора приоритета, с. первым входом пятого элемента И второй группы и с пятым выходом управления коммутацией группы, блока управления коммутацией, шестой выход управления коммутации группы которого соединен с шестым стробирующим входом дешифратора приоритета, с выходом шестого триггера группы и с. первым входом шестого элемента И второй группы, выход которого соединен с первыми входами третьего и четвертого элементов ИЛИ и второго элемента ИЛИ-НЕ, вторые входы которых соединены с выходом первого элемента И второй группы, выход третьего элемента И второй группы с.оединен с первыми входами пятого и шестого элементов ИЛИ и третьего элемента ИЛИ вЂ , вторые входы которых соединены с выходом пятого элемента И второй группы, инверсные входы первого и шестого элементов

И первой группы соединены с первым входом седьмого элемента ИЛИ и подключены к объединенным через монтажное ИЛИ выходам признака занятости первой общей шины узлов управляющей регистровой памяти ñ первого по третий блоков программной настройки канала, инверсные вхОды второго и четвертого элементов И первой группы соединены с первым входом восьмого элемента ИЛИ и подключены к объединенным через монтажное ИЛИ выходам. признака занятости второй общей шины узлов управляющей регистровой памяти с. первого по третий блоков программной настройки канала, инверсные входы третьего и пятого элементов И первой группы соединены с первым входом девятого элемента ИЛИ и подключены к объединенным через монтажное ИЛИ выходам признака занятости третьей общей шины узлов управляющей регистровой памяти с первого по третий блоков программной настройки канала, выход первого элемента ИЛИ соединен с вторым входом восьмого элемента ИЛИ и подключен к выходу приз нака занятости второй общей шины системного коммутатора, выход третьего элемента ИЛИ соединен с вторым входом седьмого элемента ИЛИ и подключен к выходу признака занятости первой

14447

9 общей шины системного коммутатора, выход пятого элемента ИЛИ соединен с вторым входом девятого элемента ИЛИ и подключен к выходу признака заня- 5 тости третьей общей шины системного коммутатора, выход седьмого элемента .

ИЛИ соединен «входом первого генератора одиночных импульсов, выход которого соединен со счетным входом пер- 10 вого счетчика и первым входом элемента И-ИЛИ первого блока программной настройки канала, выход восьмого элемента ИЛИ соединен с входом второго генератора одиночных импульсов, выход 15 которого соединен со.счетным входом первого счетчика и первым входом элемента И-ИЛИ второго блока программной настройки канала, выход девятого элемента ИЛИ соединен с входом тре- 20 тьего генератора одиночных импульсов, выход которого соединен «о счетным входом первого счетчика и первым входом элемента И-ИЛИ третьего блока программной настройки канала, выходы второго, четвертого и шестого элементов ИЛИ подключены соответственно к выходам признака первого ведомого модуля, признака второго ведомого моду1пя и признака третьего ведомого моду- З0 ля системного коммутатора, выход первого элемента ИЛИ-НЕ объединен через монтажное ИЛИ с первым входом прерывания системного коммутатора и с.оединен с. первым информационным входом дешифрагора приоритета, с вторыми входами пятого и шестого элементов И второй группы и входами установки в

"0" пятого и шестого триггеров группы, выход второго элемента ИЛИ-НЕ 40 объединен через монтажное ИЛИ с вторым входом прерывания системного коммутатора и соединен с вторым информационным входом дешифратора приоритета, вторыми входами третьего и четвер-45 того элементов И второй группы и входами установки в "0" третьего и четвертого триггеров группы, выход третьего элемента ИЛИ-НЕ объединен через монтажное ИЛИ с третьим входом пре- б0 рывания системного коммутатора и соединен с третьим информационным входом дешифратора приоритета, с вторыми входами первого и второго элементов

И второй группы и входами установки в

"0 первого и второго триггеров группы, вторые прямые входы с первого по шестой элементов И первой группы подключены к объединенным через монтаж99 ное ИЛИ выходам кода выбора шины узлов управляющей регистровой памяти с первого пс третий блоков программной настройки канала, выходы кода управления прерыванием узлов управляющей регистровой памяти с первого по третий блоков программной настройки объединены через монтажное ИЛИ и соединены с.оответственно с. четвертого по шестой информационными входами дешифратора приоритета, синхровход системного коммутатора соединен с седьмым стробирующим входом дешифратора приоритета, вход сброса системного коммутатора подключен к входам сброса первых и вторых счетчиков, триггеров и первыми входами сброса узлов управляющей регистровой памяти с первого по третий блоков программной настройки канала, выходы первого и второго счетчиков к-го (к = 1,3) блока программной настройки канала соединены соответственно с. первым входом схемы сравнения и входом первого дешифратора к-го блока программной настройки канала, выход которого соединен с входом адреса считывания узла управляющей регистровой памяти к-ro блока программной настройки канала, выход кода количества шагов настройки узла управляющей регистровой памяти к-го блока программной настройки канала соединен с. вторым входом первой схемы сравнения к — ro блока программной настройки канала, выход которой соединен « сбро«а узла управляющей регистровой памяти и первым прямым входом элемента И к-го блока программной настройки канала, второй прямой вход которorо соединен сo стробирующим входом второго дешифратора и выходом второй схемы сравнения к-ro блока программной настройки канала, первый и второй входы которой подключены соответственно к входу кода адреса к † блока программной настройки канала системного коммутатора и к полю адреса к-й общей шины системного коммутатора, второй вход элемента И-ИЛИ соединен с входом установки в "0" триггера и выходом разрешения выдачи узла управляющей регистровой памяти к-гo блока программной настройки канала, вход разрешения: выдачи, вход адреса записи, информационный вход, выход признака режима настройки, синхровход и выход признака захвата шины которого

1444 799 подключены соответственно к выходу триггера, выходу второго дешифратора к-го блока программной настройки канала, к выходу поля данных к-й общей шины системного коммутатора, к третьему входу элемента И-ИЛИ к-ro блока программной настройки канала, к выходу и входу признака захвата к-И общей шины системного коммутатора, выход элемента И-ИЛИ и информационный вход второго дешифратора к-го блока программной настройки канала подклю— чены соответственно к счетному входу второго счетчика к-го блока програм5 мной настройки канала и входу поля адреса длнных к-й обг1ей шины системного коммутатора, вход и выход признака ввода к-й общей шины системного коммутатора подключены соответственно к выходу и инверсному входу элемента И к-ro блока программной настройки канала.

1444799

1444 799

1444799

j 4447 99

1444799

Составитель Ю.Ленцов

Редактор О.Спесивых Техред А.Кравчук Корректор В.Бутяга

Заказ 6507/49 Тирам 704 . Подписное

ВНИИПИ Государственного комитета СССР

4 по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Уагород, ул. Прое тная, 4