Приоритетное устройство

 

Изобретение относится к цифровой вычислительной технике и может быть использовано в устройствах прерывания , мультипрограммирования и в приоритетных схемах. Целью изобретения является повышение быстродействия за счет обслуживания запросов в режиме абсолютного приоритета. Приоритетное устройство содержит два регистра, группы элементов И, группу элементов ИЛИ, элементы И и ИЛИ. В устройстве применяется цепочка из элементов.И и ИЛИ, позволякщая внеочередному запросу опросить состояние выходов устройства и, если будет установлено, что приоритет нового запроса выше приоритета обслуживаемого , прервать текущее обслуживание более низкоприоритетного запроса, сохранив его в выходном регистре, и немедленно начать обслуживание нового . 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (10 (5D 4 G 06 F 9/46

3:."."Б1„:.. ",, ГА;;:,.;:

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4257509/24-24 (22) 05.06.87 (46) 15.01.89. Вюл. У 2 (72) Г.А.Никонов и В.А.Яганов (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1130867, кл. С 06 F 9/46, 1983.

Авторское свидетельство СССР

Ф 1211728, кл. G 06 F 9/46, 1984. (54) ПРИОРИТЕТНОЕ УСТРОЙСТВО (57) Изобретение относится к цифровой вычислительной технике и может быть использовано в устройствах прерывания, мультипрограммирования и в приоритетных схемах. Целью изобретения является повышение быстродействия эа счет обслуживания запросов в режиме абсолютного приоритета.

Приоритетное устройство содержит два регистра, группы элементов И, группу элементов ИЛИ, элементы И и ИЛИ. В устройстве применяется цепочка из элементов.И и ИЛИ, позволяющая внеочередному запросу опросить состояние выходов устройства и, если будет установлено, что приоритет нового запроса выше приоритета обслуживаемого, прервать текущее обслуживание более низкоприоритетного запроса, сохранив его в выходном регистре, и немедленно начать обслуживание нового. 1 ил.

1451693

Изобретение относится к цифровой вычислительной технике и может быть использовано в устройствах прерывания, мультипрограммирования и в приоритетных схемах.

Цель изобретения — повышение быстродействия путем обслуживания запросов в режиме абсолютного приоритета. 10

На чертеже представлена схема устройства.

Устройство содержит регистры 1 и

2, элементы И 3 и 4 групп, группу элементов ИЛИ 5, элементы И 6 и 7 15 групп, элемент ИЛИ 8, вход 9 записи, вход 10 обнуления устройства, группу запросных входов 11, сигнальный выход 12, группу выходов 13 устройства и элемент И 14. 20

Устройство работает следующим образом.

В исходном состоянии при отсутствии запросов на запросных входах

11 устройства триггеры регистров 1 и 25

2 находятся в нулевом состоянии.

Нулевой сигнал с прямого выхода первого разряда регистра 2 подается на выход 13 устройства, а нулевые сигналы с прямых выходов всех последующих разрядов регистра 2 через элементы И 3 поступают на входы элементов И 6, а с выходов элементов

И 6 — на входы элемента ИЛИ 8, с выхода которого на сигнальный выход

12 устройства поступает нулевой сигнал, сигнализирующий об отсутствии запроса на запросных входах 11 устройства. С нулевых выходов всех разрядов регистра 2 íà N-й элемент И 3 40 приходят единичные сигналы, а на

его выходе вырабатывается сигнал разрешения, поступающий на элемент

И 14.

При появлении сигнала от устройства с К-м приоритетом на единичный вход 11 К-ro разряда регистра 1 поступает единичный сигнал, по которому К-й разряд регистра 1 устанавливается в единичное состояние. Сиг. нал с прямого выхода К-го разряда регистра 1 проходит через цепочку элементов ИЛИ 5 и поступает на первый вход элемента И 14, на втором входе которого имеется сигнал разре55 шения, с выхода этого элемента на соответствующий вход элемента ИЛИ 8 поступает единичный сигнал, который по сигнальному выходу устройства

12 сообщает о наличии запроса. По этому сигналу поступает на вход 10 обнуления ответный сигнал, который, пройдя через К-й элемент И 7, поступает на единичный вход регистра 2, по которому осуществляется перезапись запроса в соответствующий разряд регистра 2. На вход (К-1)-го элемента И 3 с прямого выхода К-го разряда регистра 2 поступает единичный сигнал, на соответствующие входы всех последующих, начиная с К-го, элементов И 3 с нулевого выхода

К-го разряда регистра 2 поступает нулевой сигнал, запрещающий на вьгходах 13 устройства с (К+1)-го по И-й появление единичного сигнала. Единичный сигнал появляется только на К-м разряде выхода 13 и на входе К-ro элемента И 4, разрешая обнуление соответствующего разряда регистра 1 сигналом установки в "0".

Если во время обслуживания внешнего устройства с К-м приоритетом пришел запрос с приоритетом К+1, где К+1 «

2 дает разрешение на (К+1 -1)-й элемент И 3, цикл повторяется, и на выходе 13 устройства в (К+1)-м разряде появляется единичный сигнал.

Если во время обслуживания К-го запроса пришел запрос от устройства с приоритетом R, где Е (К, то единичный сигнал записывается в R-й разряд регистра 1, с прямого выхода

R-ro разряда регистра 1 единичный сигнал проходит через (R-1)-й элемент

ИЛИ 5 и (К-1)-й элемент И 6 на соответствующий вход элемента ИЛИ 8, с выхода которого на сигнальный выход 12 устройства поступает сигнал, сигнализирующий о наличии запроса с приоритетом R. На вход 10 обнуления поступает единичный сигнал, который записывает единичный импульс в R-й разряд регистра 2, с нулевого выхода которого нулевой сигнал запрещает выдачу единичного сигнала на выходы 13 устройства по всем разрядам с (R<1)-ro po N-ro до окончания обслуживания запроса с приоритетом

-з 1451693

R и на сигнальном выходе 12 устанав- ( ливается нулевой сигнал. Сигнал зап- и роса с приоритетом К хранится в со- P ответствующем разряде регистра 2. 5 д

Если в это время придет запрос от с нового внешнего устройства с приоритетом m, где m — - целое положитель- д ное число и m ) R то он также хра- п нится на соответствующем триггере 10 м первого регистра 1. е

После окончания работы. внешнего устройства с R-м приоритетом на груп- пе выходов 13 появляется сигнал, сформированный аналогичным образом в разряде, меньшем по модулю из К или

m, При одновременном поступлении нескольких запросов от устройств с разными приоритетами схема формирует на группе выходов сигнал в разряде, соответствующем меньшему по модулю приоритету.

Формула и з о б р е т е н и я

Приоритетное устройство, содержащее два N-разрядных регистра, первую группу из N элементов И, элемент

ИЛИ, элемент И, причем единичный вход i-ro (i = 1 — N) разряда первого регистра является i-м запросным входом устройства, инверсный вы ход m-ro (ш = 1 — N — 1) разряда второго регистра соединен с m-ми входами с (m+1) -ro no N-й элементов

И первой группы, выход m-ro элемента И первой группы является (ш+1)-м выходом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия за счет обслуживания запросов в режиме абсолютного приоритета, в него введены вторая группа из N элементов И, третья группа из N элементов И, четвертая группа из N — 1 элементов И, группа из N — - 1 элементов ИЛИ, причем инверсный выход i-ro разряда второго регистра соединен с i-и входом i-ro элемента И первой группы, прямой выход j -го разряда (j = 2 — N) второго регистра соединен с j-м входом

1)-го элемента И первой группы, ервые входы всех элементов И втоой группы соединены с первыми вхоами элементов И третьей группы и входом обнуления устройства, выход

-го элемента И второй группы соеинен с нулевым входом i-ro разряда ервого регистра, выход i-ro элеента И третьей группы соединен с диничным входом i-го разряда второго регистра, второй вход первого элемента И второй группы соединен с прямым выходом и нулевым входом пер15 ного разряда второго регистра и является первым выходом устройства, второй. вход j-го элемента И второй группы соединен с первым входом (j — 1) -ro элемента И четвертой груп20 пы, с нулевым входом j-го разряда второго регистра и с выходом (j

1) -ro элемента И первой группы, выход N-го элемента И первой группы соединен с первым входом элемента И, 25 прямой выкод i-ro разряда первого регистра еоединен с вторым входом

i-го элемента И третьей группы, причем прямой выход первого разряда первого регистра соединен с инверс30 ным входом второго элемента И третьей группы, с вторым входом первого элемента И четвертой группы и с первым входом первого элемента KIH группы,выход К-ro (К=1 - N — 2) элеЗ5 мента ИЛИ группы соединен с первым входом (К+1)-го элемента ИЛИ группы, с инверсным входом (К+2)-ro элемента И третьей группы и с вторым входом (К+1)-ro элемента И четвертой группы, прямой выход 1 га разряда первого регистра соединен с вторым входом (j — 1)-го элемента ИЛИ группы, выход (N — f)-ro элемента ИЛИ группы соединен с вторым входом злемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого является сигнальным выходом устройства, выход m-ro элемента И четвертой группы соединен с (ш+1)-м входом элемента ИЛИ, вход записи второго регистра соединен с входом записи устройства.

1451693

Составитель В.Красюк

Техред А.Кравчук КоРР к Р М«демчик

Редактор А.Огар

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Заказ 7081/47 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская -наб., д. 4/5