Устройство для модификации адреса зон памяти при отладке программ

 

Изобретение относится к области цифровой вь числительной техники и может быть использовано при отладке программ специализированных вычислительных систем. Целью изобретения ЯВ ляется расширение функциональных воз можностёй за счет обеспечения фикси/7 f. рования в соответствующей зоне отладочной памяти информации, поступающей в реальньй абонент в режиме обмена , что позволяет постоянно иметь диагностическую информацию о текущем состоянии объекта. С этой целью, кроме коммутатора 1, регистра адреса 2, первого 3, второго 4 элементов И, первого 5, второго 6 и третьего 9 элементов И-НЕ, первого 7 и второго 8 регистров присвоенного базового адреса, элемента 2И-ШШ-НЕ 10, дешифратора 11 исходного базового адреса , первого 12, второго 13 и третьего 14 элементов НЕ, первого 15 и второго 16 триггеров зон устройство содер- Q жит четвертьй элемент НЕ 33 и четвертьй элемент И-НЕ 32 с соответствующими связями 3 ил. Q1 О) и Фуе.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (д1) 4 С 06 Г 11/28

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4208961/24-24 (22) 09.03.8? (46) 15.03.89. Бюл. №- 10 (72) Я.М.Будовский и Н .С.Ежова (53) 681,3 (088,8) (56) Авторское свидетельство СССР

¹ 1161944, кл. G 06 F 11/28, 1983.

Авторское свидетельство СССР

¹ 1282140, кл. С 06 F 11/28, 1985. (54) УСТРОЙСТВО ДЛЯ МОДИФИКАЦИИ АДРЕСА ЗОН ПАМЯТИ ПРИ ОТЛАДКЕ ПРОГРАММ (57) Изобретение относится к области цифровой вычислительной техники и может быть использовано при отладке программ специализированных вычислительных систем. Целью изобретения является расширение функциональных возможностей за счет обеспЕчения фиксирования в соответствующей зоне отладочной памяти информации, поступающей в реальный абонент в режиме обмена, что позволяет постоянно иметь диагностическую информацию о текущем состоянии объекта. С этой целью, кроме коммутатора 1, регистра адреса 2. первого 3, второго 4 элементов И, первого 5, второго 6 и третьего 9 элементов И-HF. первого 7 и второго

8 регистров присвоенного базового адреса, элемента 2И-ИЛИ-HF. 10, дешифратора 11 исходного базового адреса, первого 12, второго 13 и третьего

14 элементов НЕ, первого 15 и второго 16 триггеров зон устройство содерЮ жит четвертый элемент НЕ 33 и четвертый элемент И-НЕ 32 с соответствующими связями. 3 ил.

1465887

Изобретение относите к цифровой ! вычислительной технике и может быть

; использовано при отладке программ специализированных цифровых вычислительных систем (СЦВС).

Цель изобретения — расширение .функциональных возможностей устройства за счет обеспечения отслеживания (запоминания) в соответствующей зоне

10 отладочной памяти информации, поступающей в реальный абонент н режиме отладки с реальным абонентом.

Кроме этого, информация, фиксируемая параллельно в зоне отладочной

15 памяти в режиме работы с реальным ! абонентом, может использоваться как, дна гоностич еская информация о т еку. щем состоянии абонента в процессе отладки программ СЦВС н реальном масштабе время.

На фиг.1 представлена блок-схема устройства; на фиг. 2 — функциональная схема коммутатора; на фиг.3 — блоксхема варианта отлаживаемой системы. 25

Устройство содержит коммутатор 1, |регистр 2 адреса, первый 3 и второй

,4 -элементы И, первый 5 и второй 6 элементы И-НЕ, первый 7 и второй 8 регистры базового адреса, третий эле,мент И-НЕ 9„элемент 2И-ИЛИ-НЕ 10, дешифратор 11 базового адреса, первый

;12 второй 13, третий 14 элементы НЕ„ первый 15 и второй 16 триггеры

;зон,, вход 17 записи устройства, вход

18 чтения устройства информационные входы-выходы 19 устройства, вход 20 пуска устройства, выход 21 записи устройства, вход 22 данных и информационный выход 23 устройства, выход

24 младших разрядов адреса устройст- 4О ва, выход 25 старших разрядов адреса устройства (базовый адрес), первый

26, второй 27, входы задания базового адреса, первый 28, второй 29 входы задания зоны подмены устройства, элемент 45

И-НЕ 30, элементы НЕ 31, входящие в состав коммутатора (фиг. 2), четвертый элемент И-НЕ 32, четвертый элемент НЕ

33, вход 34 записи устроиства. Блок отладочной памяти (0H) (фиг.3) содер-50 жит элементы НЕ 35-38 и элемент памяти (ЭП) 39у выполненный на ИИС 185 РУ5.

Управляющий вход ЭП 39 через первый элемент НЕ 36 соединен с управляю цим входом ОП, вход данных ЭП через 55 второй элемент НЕ 37 -- с входом данНых ОП, выход данных ЭП - с выходом данных ОП, нход старшего разряда адреса ОЛ соединен с прямым входом старшего разряда адреса и через третий элемент HF. 35 - с инверсным входом данного разряда ЭП, вход младших разрядов адреса ОП соединен с прямым входом младшего разряда адреса и через четвертый элемент НЕ 36 с инверсным входом данного разряда ЭП, Вход

ВК элемента ЭП подключен к шине потенциала высокого уровня.

Рассмотрим работу устройства на примере отладки СЦВС (фиг.3) содержащей микро-ЭВМ "Электроника В",имеющей интерфейс по ОСТ 11.305-903-80 и, например, дна абонента А61 и А62.

При этом входы (выходы 19 устройства соединены с двунаправленной шиной адреса) данные ЭВИ, вход записи 17, вход 18 чтения и вход 20 пуска соединены соотнетственно с шинами записи (ДЗП), чтения (ДЧТ) и пуска (ОБМ) через согласующие элементы НЕ. Управляющий выход 21 записи устройства соединен с управляющим входом отладочной памяти. Вход 22 данных и информационный выход 23 данных устройства соединены соответственно с выходом и входом данных отладочной памяти, выход 25 старших разрядов адреса и выход 24 младших разрядов адреса устройства соединены соответственно с адресными входами старших и млад1ших разрядов блока отладочной памя« ти. Потенциал высокого уровня на выходе 21 устройства соответствует режиму записи данных в блок отладочной памяти, потенциал низкого уровня— режиму чтения из блока отладочной памяти.

Вход 34 записи устройства соединен, например, с тумблером на панели управления устройства. Потенциал низкого уровня на входе 34 устройства соответствует разрешению записи в выбранную зону блока отладочной памяти, а потенциал высокого уровня— запрету записи в данную зону блока отладочной памяти.

Допустим, что в данной конфигурации отлаживаемой системы отсутствует второй абонент А62, т.е. к 3BN подключен реальный абонент А61 и вместо второго абонента А62 подключается зона блока отладочной памяти и определяемая базовым адресом, установленным на регистре 8.

В начале работы в зависимости от конфигурации отлажинаемой системы по

3 1.465887 4 входам 28 и 29 производится установка та И 3 и входе элемента HE 33 формитриггеров 15 и 16 соответствующих руется запрещающий потенциал низкого зон блока оперативной памяти (БОП), уровня. На третьем и четвертом вхоимитирующей в процессе отладки соот- дах элемента 2И-ИЛИ-HF. t0 формирует-ветственно первый А61 и второй А62 ся соответственно разрешающий потенабоненты. По входам 26 и 27 произво- циал высокого уровня и запрещающий дится установка регистров 7 и 8, on- потенциал низкого уровня . Соответстределяющих соответственно базовый ад- венно на выход 25 устройства через рес зон отладочной памяти, вьщеленных 10 элемент HF. 14 передается от регистра для имитации первого и второго або- 7 базовый адрес лервой зоны ОП. Данентов. В рассматриваемом варианте. лее с информационных входов/выходов системы с выхода триггера 15 на вто- 19 устройства адрес снимается. рой вход элемента И-НЕ 5 поступает В режиме чтения данных на входе запрещающий потенциал низкого уровня, 15 17 записи устройства и соответствена с выхода триггера 16 на второй вход но на первом входе элемента И 3 прнэлемента И-НЕ 6 — разрешающий потен- сутствует потенциал низкого уровня, циал высокого уровня. а на вход 18 чтения и соответственно

В начале каждого цикла обмена— на первый вход элемента И 4 поступает в адресной части цикла — на информа- сигнал высокого уровня ДЧТ". При

20 цнонных входах/выходах 19 устройства этом, на управляющий выход 21 устрой,устанавливается адрес, который через ства, независимо от сигнала на втором элемент НЕ 31 коммутатора 1 перепись - входе элемента И 3 поступает потенвается в регистр 2, по переднему фрон- циал низкого уровня, определяющий рету сигнала "ОБМ", поступающему íà >5 жим чтения из отладочной памяти. и вход 20 пуска устройства, производится wTåние данных по адресу, Старшие разряды адреса — базовый установленному на выходах 2 и 25 адрес (в рассматриваемом примере один устройства (адрес первой зоны отларазряд адреса) поступает на вход де- дочной памяти), на вход 22 данных шифратора 11 исходного базового адре- устройства. Так как на управляющем

30 са. Каждый выход дешифратора 11 соот- входе коммутатора 1 формируется за= ветствует определенной зоне отладоч- прещающий потенциал низкого уровня, ной памяти. В рассматриваемом приме- данные из. Отладочной памяти с входа ре потенциал низкого уровня на пер- 22 устройства через элемент 30 I o i,вом выходе дешифратора 1 1 соответст- мутатора 1 на входы/выходы 19 устрой-выбОру 3QHbI ОтладОчнОй ncIMHTH> Э5 cTBB H соответственно HB шины ./Д R! имитирующей первый абонент А61, ñîîò- не проходят. Таким образом, ч" †; ние ветствейно потенциал низкого уровня данных из зоны отладочной памят на втором выходе дешифратора 11 — вы- ж;итирую;ей А61„ на шины Л/Д систе.",::. бору зоны, имитирующей второй або- запрещено, что соо-:ветствует выбран-нент А62. ной конфигурации Отлаживаемой cHcTp.""

Допустим, что на входы/выходы 19 мы (абонент А61 — реальный), т. е. устройства поступает с шин А/Д ЭВИ чтение информации по указанному ад--. адрес абонента А61.. После расшифров- ресу может происходить -,олько из ре= ки исходного базового адреса на пер.— ального абонента Аб!, вом выходе блока 11 формируется по- 45 р режиме записи данньгх:-а входе тенциал низкого уровня, на втором - 18 чтения присутствует потенция:; высокого уровня. Соответственно на низкого уровня, а на вход 17 запнс: выходе элемента НЕ 12 и первом вы- поступает положительный с г.;зл "ДЗГ". ходе элемента И-НЕ 5 появляется по- На управляющем выходе 21 устрой-тенцнал высокого уровня, а на выходе 50 ства при запрете записи ";:- oí,. От:;а элемента НЕ 13 и первом входе элемен- дочкой памяти, т.е. при пс"..ë.,i тельта И-НЕ 6 - потенциал низкого уровня. ном уровне сигнала на входе 34, и

На выходе элемента И-НЕ 5, н первом управляющем входе коммутатора входе элемента И-НЕ 9 формируется как и в режиме чтения, сохраняется потенциал высокого уровНя, а на вы- 55 потенциал низкого уровня, то соотходе элемента И-НЕ 6, и втором входе ветствует режиму чтения из отладочэлемента И-НЕ 9 — также потенциал ной памяти. Данные прочитанные нз отвысокого уровня. При .этом, на выходе ладочной памяти по адресу, установэлемента И-НЕ 9, втором входе элемен-.. ленному на выходах 24 и 25 устройства

5 14658 (адрес первой зоны), с входа 22 данных через коммутатор 1 на вход/выход

19 не проходят.

Следовательно, и в режиме записи

r обмен с отладочной памятью по адресу реального абонента Аб1 не происходит.

Если в режиме записи на входе 34 устройства подан потенциал низкого урони (разрешение записи), то на управляющем выходе 21 устройства появится п тенциал высокого уровня, и в выбр иную зону отладочной памяти по адр су реального абонента Аб 1 произойд т запись, т.е. продублируется обмен,15 п оизводимый в цикле записи с реальн м абонентом.

Допустим, что при выбранной конфиг ации отлаживаемой системы (абонент

А 1 — реальный, абонент Аб? — имити2О р ется зоной отладочной памяти) на в одах/выходах 19 устройства в адресн и части цикла обмена с ЭВМ поступ ет адрес абонента Аб2. По сигналу

БМ", поступающему на вход 20 пуска, .а рес переписывается в регистр 2. Пос е дешифрации старших разрядов адр са - базового адреса на первом нев бранном выходе дешифратора 11 фор- . м яруется потенциал высокого уровня, н втором выбранном — низкого уровня.

С ответственно на выходе элементов

Н 12 и первом входе элемента И-НЕ 5 п является потенциал низкого уровня. а на выходе элемента НЕ 13 и первом в оде элемента И-НЕ 6 потенциал высокого уровня. На выходе элемента

И НЕ 5 и первом входе элемента И- IE

9, формируется потенциал высокого урон( нн, а на выходе элемента И-НЕ 6 и

alropoM входе элемента И-НЕ 9 потенциал низкого уровня. При этом, на выходе элемента И-НЕ 9, втором входе элемента И 4, входе элемента НЕ 33, четвертом входе элемента 10 формируется разрешающий потенциал высокого у ровня, а, на третьем входе элемента

10 — запрещающий потенциал низкого уровня.

Соответственно с выхода регистра

8 через элементы 10 и 16 на выход 25 старших разрядов адреса устройства пройдет присвоенный базовый адрес зоны отладочной памяти„ имитирующей абонент Аб2. Далее с информационных входов/выходов 19 устройства адрес 55 сйимается.

В режиме чтения данных, как описано, на входе записи 17 присутствует потенциал низкого уровня, а на

87 6 вход чтения 18 поступает положитель- ный сигнал "ДЧТ". При этом, на управ" ляющем выходе 21 устройства присутствует потенциал низкого уровня, соответствующий режиму чтения из отладочной памяти, и происходит чтение даrlHblx по адресу, установленному на выходах 24 и 25 устройства, на вход

22 данных устройства. Так как при пос-,уплении сигнала "ДЧТ" на выходе элемента И 4, и соответственно на управляющем входе коммутатора 1 формируется разрешающий сигнал высокого уровня, данные с входа данных 22 устройства пройдут через коммутатор 1 на вход/выход 19 устройства.

Таким образом, при выбранной конфигурации отлаживаемой системы иро- г изошло чтение информации по адресу абонента Аб2 из зоны отладочной памяти, отведенной для имитации абонента Аб?.

В режиме записи после снятия адреса на входах/выходах 19 устройства устанавливаются данные, на входе 18 чтения устанавливается потенциал низкого уровня, на входе 1? записи поступает положительный сигнал записи

"ДЗП". Так как на выходе элемента И .

4 присутствует потенциал высокого уровня, соответственно на выходе элемента И 4 формируется запрещающий режим чтения потенциал низкого уровня. При этом, на выходе элемента НЕ

33 имеем сигнал низкого уровня и независимо от уровня сигнала на входе

34 устройства - на втором входе элемента И 3 имеем потенциал высокого уровня. Соответственно на управляющем выходе 21 устройства имеем положительный потенциал, соответствующий режиму записи в отладочную память.

В результате данные с входа/выхода

19 устройства через элемент HE 31 коммутатора 1 проходят на выход 23 данных устройства и далее записываются в отладочную память по адресу, установленному на выходах 24 и 25 устройства.. В результате при выборе адреса имитируемого абонента Аб2 происходит обмен информацией между ЭВМ и зоной отладочной памяти, отведенной для имитации данного абонента.

Формула из обр ете ния

Устройство для модификации адреса зон памяти при отладке программ, со7 .1465 держащее коммутатор, регистр адреса, первый и второй элементы И, первый, второй и третий элементы И-НЕ, первый и второй регистры базового адреса, элемент 2И-ИЛИ-НЕ, дешифратор базового адреса, первый, второй и третий элементы НЕ, первый и второй триггеры зон, причем информационный вход-выход устройства через дЪустороннюю магистраль соединен с информационным выходом-входом коммутатора, входы записи, чтения и пуска устрой1ства соединены соответственно с пер-t" вым входом первого элемента И, с первым входом второго элемента И и с вхо-, дом записи регистра адреса, выходы младших разрядов которого являются выходами младших разрядов адреса устройства, выход коммутатора соединен

20 с входом регистра адреса и является информационным выходом устройства, вход данных устройства соединен спервым информационным входом коммутато ра, выход второго элемента И соединен 25 с управляющим входом коммутатора, пер" вый и второй входы задания базового адреса устройства соединены соответственно с входами первого и второго регистров базового регистра, выходы

ЗО которых соединены соответственно с первым и вторым входами элемента 2ИИЛИ-НЕ, выход старших разрядов регистра адреса соединен с входом дешиф. ратора базового адреса, первый и второй выходы которого соединены соответственно с входами первого и вто;рого элементов HE выход первого эле887 8 мента HF соединен с первым входом первого элемента И-НЕ и третьим входом элемента 2И-ИЛИ-НЕ, выход второго элемента НЕ соединен с первым входом второго элемента И-НЕ и с четвертым входом элемента 2И-ИЛИ-HE выход которого через третий элемент HE подключен к выходу старших разрядов адреса устройства, выходы первого и второго элементов И-НЕ соединены соответственно с первым и вторым входами третьего элемента И-НЕ, выход которого соединен с вторым входом второго элемента И, выход первого элемента И является выходом записи устройства, первый и второй входы задания подмены зоны устройства соединены с единичными входами соответственно первого и второго триггеров зон, прямые выходы которйх соединены с вторыми входами соответственно первого и второго элементов И-НЕ, о т л и ч аю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения запоминания в соответствующей зоне отладочной памяти информации, поступающей на реальный абонент, в устройство введен четвертый элемент И-НЕ и четвертый элемент

НЕ, причем второй вход записи устройства соединен с первым входом четвертого элемента И-НЕ, выход третьего элемента И-НЕ через четвертый элемент

НЕ соединен с вторым входом четвертого элемента И-НЕ, выход которого соединен с вторым входом первого элемента И.

1465887

Фаад

Составитель И.Сигалов . ехред A. Кравчук Корректор С,йекмар

Редактор И.Сегляник

Заказ 948/50 .. ираж 667

Подписное

ВНИИПИ Государственного комитета но изобретениям и открытиям нри ГКНТ СССР

113035,, Иосква, K".35, Раупская наб., д. 4/5

Производственно-издательский комбинат Патент ., и. 2игородв ул. Гагаринав",01