Динамическое запоминающее устройство

 

Изобретение относится к области вьгаислительной техники, а именно к запоминающим уст.ройствам, и может быть использовано в блоках памяти информационно-вычислительных и ннформационно-измерительных систем. Цель изобретения - упрощение устройства - достигается введением в элементы памяти вторых формирователей импульсов, пороговых элементов и триггера. Запись импульсных потоков (Ш) осуществляется посредством блока записи и секционированной линии задержки. Хранение ИП происходит .на элементах памяти под воздействием синхронизирующих СВЧ колебаний снимаемых с СВЧ генератора через разветвитель мощности. При записи в элементы памяти фиксируется фаза фронта и спада импульсов, циркулирующих в контуре элемента памятиэлемент ИЛИ, формирователи, триггер элемент задержки, усилитель. 3 ил. S

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

15ц С:11 С 21/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4258364/24-24 (22) 08.06.87 (46) 15.03,89. Бюл, У 10 (71) Научно-исследовательский институт прикладных физических проблем им.А.Н.Севченко (72) В.В.Кондратюк и В.И.Пранович (53) 681.327.66 (088.8) (56) Малевич И.А. Методы и электронные системы анализа оптических процессов при их временном отображении.

Минск, БГУ, с.205-206.

Там же, с.217., (54) ДИНАМИЧЕСКОЕ 3AII0M+IAI01@E УСТРОИСТВО (57) Изобретение относится к области . вычислительной техники, а именно к запоминающим устройствам, и может быть использовано в блоках памяти

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам, и может быть. использовано в блоках памяти информационно-вычислительных и информационно-измерительных систем.

Целью изобретения является упро" .щение устройства.

На фиг.1 приведена функциональная схема предложенного устройства; на фиг.2,3 — временные диаграммы.

Устройство содержит блок 1 запи- ° си, входы которого соединены с информационным входом 2, входом 3 записи и входом 4 стирания устройства, линию 5 задержки, источник 6 СВЧ колебаний, распределитель 7 мощности, блок 8 считывания, формирователь 9

„.SU, 1465914 д1 информационно-вычислительных и информационно=измерительных систем.

Цель изобретения — упрощение устройства — достигается введением в элементы памяти вторых формирователей импульсов, пороговых элементов и триггера. Запись импульсных потоков (ИП) осуществляется посредством блока записи и секционированной линии задержки. Хранение ИП происходит на элементах памяти под воздействием синхронизирующих СВЧ колебаний, снимаемых с СВЧ генератора через разветвитель мощности. При записи в элементы памяти фиксируется фаза фронта и спада импульсов, циркулирующих в контуре элемента памяти: элемент ИЛИ, формирователи, триггер, элемент задержки, усилитель. 3 ил.

2 управляющих сигналов, блок 10 сравнения, компаратор 11, преобразователь 12 время"код, элементы 13-15 памяти, каждый из которых содержит элемент ИЛИ 16, формирователи 17 и

18 импульсоь, пороговые элементы 19 .и 20, каждый из которых состоит из резистора 21 и диода 22, триггер 23, 1 элементы 24 задержки, усилитель 25 ,и источник 26 опорного напряжения; один из управляющих входов формиро.вателя 9 является входом 27 считывания устройства. Блок 8 считывания содержит элемент И 28, одновибраторы 29 и 30, селектор 31, выполненный на элементе И 32 и триггере

33, селекторы 34 и 35, каждый из которых выполнен на мультиплексоре 36, 1465914 счетчике 37 и селекторе 38, выполненном аналогично селектору 31. Елок

1 записи содержит формирователь 39 импульсов и одновибратсры 40 и 41 °

Компаратор 11 выполнен на триггере

42 и элементе 43 задержки. Аналогично ему выполнен и блок 10 сравнения:на триггере 44 и элементе 45 задержки. 10

Устройство работает следующим ! образом.

В исходное состояние оно приводит-!. ся по сигналу с входа 4, которым

1 ! запускается одновибратор 4!. Сформированный одновибратором 41 импульс с длительностью, превьгшающей период

Т> циркуляции элемен". îâ,,3-15, запирает формирователи 17 и ". 8, что блокирует контур циркуляции,, состоящий из элемента ИЛИ 16, формирователей

17 и 18, элементов 19 и 20, триггера 23, эле снта 24 задержки и усилителя 25, !1а выходах элементов 13-15 устанавливается логический "0™. В 25 отсутствие импульсов на выходе эле мента 13 одноЬибратор 29 находится в устойчивом состоянии с логическим ,уровнем "1" на выходе. На выходе адновибратара 30 установлен логичес кий "0", чта блокирует информационные входы селекторов 34 и 35, В ис,ходном состоянии входной поток, поступающий с входа 2 в блок 1, забло( кирован формирователем 39. На вторые входы элементов 19 и 20 r.:oñòóïàåò напряжение с источника 26, которое устанавливает порог срабатывания.

С выходов распределителя 7 на входы элементов 13-15 синфазна поступает

СВЧ сигнал с периодом Т,, который модулирует уровни выставленных порогов элементов 19 и 20.

Запись в элементы.13-15 потока импульсов с входа 2 (фиг.2а) осуществляется по сигналу„ который по45 дается на вход 3 (фиг.2б) и запускает одновибратор 40> выходной сигнал которого (фиг.2в) отрывает на время „ с Т вЂ” Т, формирователь 39. В результате на выходе блока 1 появляет50 ся сформированный формирователем 39 информационный поток стандартных импульсов (фиг.2г) длительности

4g=(K+1/2N) Т (12 где N — количество элементов памяти (для устройства на фиг.1

N=3)К вЂ” наименьшее из чисел 1,2..., обеспечиваемое аыстродействием формирователя 39.

Эти импульсы поступают на вход секционированной линии 5 задержки, которая состоит из (N-1) одинаковых элементов с задержкой на каждом элементе Т /N, и на первый вход элемента 13,откуда через элемент ИЛИ 16 записываются в контур циркуляции элемента 13. Аналогично происходит за пись задержанных импульсных последовательностей в контуры циркуляции элементов 14 и 15. Первый записанный импульс с выхода элемента 13 (фиг.2ж) через открытый элемент И 28 запускает одновибратор 29 (фиг.2з), который закрывает элемент И 28 до возвращения на выход элемента l3 первого записанного импульса, который вновь запускает одновибратор 29, и процесс повторяется (фиг,2з), Хранение потока импульсов в элементе 13 осуществляется в результате непрерывного обращения в контуре циркуляции с периодом Т,=п Т„ где и — кратность синхронизации элемента 13. В стационарном режиме хранения длительность (4ц) п импульсов в потоке равна целому числу периодов

Т, Это достигается тем, что поток импульсов, регенерируемых в результате циркуляции на втором входе элемента ИЛИ 16, разделяется на два потока, первый из которых формируется на выходе формирователя 17 (фиг.2д) и импульсы в котором сфазированы с фронтами импульсов, поступающих на элемент ИЛИ 16, а второй формируется на выходе формирователя 18 (фиг.2е), импульсы в нем сфазированы с их спадами. Эти потоки поступают на элементы 19 и 20 соответственно, где осуществляетсч синхронизация перепадов каждого импульса потока с фиксированной в пределах периода Тс фазой

СВЧ сигнала (фазой синхронизации).

Объединение двух потоков осуществляется триггером 23, фронты и спады импульсов на выходе которого иници» ируются импульсами с выходов пороговых элементов 19 и 20 соответственна. Вследствие того, что фазы этих импульсов связаны с соответствующими фазами синхронизации, длительность импульсов на выходе триггера ! .23 совпадает с целым числом периодов Т СВЧ сигнала. Целому числу

1465914 6

20

30 (2) периодов Т равны и интервалы между импульсами. Поток импульсов с выхода триггера 23 (фиг.2ж) поступает на второй вход элемента ИЛИ 16, и процесс циркуляции повторяется..

Происходит хранение потока, записан,ного в элемент 13 с выхода блока 1

;записи. Так как каждый из импульсов в элементе 13 сфазирован с синхронизирующим сигналом, то это ведет. к искажению на выходе элемента 13 длительностей временных интервалов, соответствующих сформированным блоком 1. Для повышения точности устройства на этапе записи формируется, а затем хранится в элементах памяти

13-15 позиционный код, который содержит информацию о фазе СВЧ сигнала, отвечающий моменту поступления на выход блока 1 каждого импульса в потоке. Это позволяет при считывании уточнить фазу прихода каждого импульса в пределах периода Т СВЧ сигнала и провести коррекцию длительности интервалов, считываемых с выхода элемента 13.

Режим формирования устройства позиционного кода.

Беэ ограничения общности под периодом Тс можно понимать временной интервал между ближайшими точками перехода СВЧ синусоиды через нуль (фиг.2а), в которых ее первые производные положительны. Записываемый импульс потока поступает на вход элемента 13 (фиг.2б) и далее последовательно через время Tc/Nina входы элементов 14 (фиг.2в) и 15 (фиг.») 40 (для, устройства на фиг.1 М=З). Если фронт импульса на входе элемента 13 совпадает во времени с сегментом I некоторого периода Т СВЧ сигнала, где 45 то с этим периодом совпадают фронты импульсов, поступающих на элементы памяти с номерами i=1,N+1-j и получаемых в результате размножения saписываемого импульса линией 9 задержки (отсчет номеров элементов памяти следует начинать с элемента, подклю- . ченного к первому выходу секционированной линии 9 задержки). Импульсы на входах элементов памяти с номерами х Я+2-),М совмещаются уже со следующим периодом СВЧ сигнала (фиг.2г). Происходит запись каждого из импульсов в соответствующий элемент памяти.

Вследствие синхронизации на первых пороговых элементах 19 фронты импульсов в элементах гамяти с номерами 1, N+1-j оказываются жестко сфазированными с фазой синхронизации одного и того же периода СВЧ сигнала (фиг.2д,е) и в режиме хранения синфазно повторяются на выходах этих элементов памяти. Синфаэно, но со сдвигом на период Т повторяются с фронты импульсов на выходах элементов памяти с номерами N+2-j, N (фиг.2ж).

Если импульсы на выходах этих элементов с номерами от 1 до N синфазны, то считаем, что сдвиг происходит на выходе фиктивного (N+1)-го элемента памяти. Номер V =N+2-j элемента, на котором происходит описанный сдвиг, может служить кодом для номера ) сегмента Т 1. Связь ) и 1 дается формулой

j =N+2- 4, 4 =2, N+1, (3) что позволяет по номеру 1 уточнить в пределах периода Т до дискрета

T /N фазу исходного импульса, поступившего на вход элемента 13, Дополнительное уточнение фазы записанного импульса с точностью до дискрета Тс 2N достигается за счет анализа длительности,импульса на выходе (q-1)-го элемента памяти.

Так как фронт импульса, поступившего на элемент памяти с номером (g-1), всегда совмещен с первой или второй половиной сегмента I., то его спад согласно (1) и (2) совпадает соотJ ветственно с последующим К-м или (К+1)-м периодом СВЧ сигнала. Следовательно, в режиме хранения спад импульса, циркулирующего в (g-1)-м элементе памяти, будет связан с фазой синхронизации К-го или (К+1)-ro периода СВЧ сигнала (синхронизация спада импульса с фазой СВЧ сигнала осуществляется на втором пороговом элементе (- -1)-го элемента памяти.

В результате . q,=К-Т, когда фронт совмещен с первой половиной сегмента I . (фиг.Зе. 1), и i <,Д= (К+1) Т, когда фронт совмещен со второй поло1465914 виной сегмента ?„(фиг.Зе,.2). Длительность импульсов на выходах всех остальных элементов памяти всегда равна КТ . Так как фронты исходного

5 и соответстнующих ему размноженных импульсов совпадают с одними и теми

1 же половинами всех сегментов, на которые разбивается период Т, то это позволяет па длительности им- 10 пульса на выходе сегмента памяти с номером (V-1) уточнить до половины

, сегмента Х;, т.е. до дискрета Т /2N, .г фазу исходного импульса, записанного

В элементе 13 памяти„ 15

Аналогична формируется позиционный кад для каждого импую ьса, посту пающего с выхода блока записи.

Восстановление длительности интервалон вхадпага потока па записанной 20 в элементах памяти информации состоит н выделении и преобразовании интерва" лав времени н соответствии с алгоритмом считыьания, введенным в формиранатель 9. Это осуществляется с 25 помощью блока 8 считывания, форми рователя 9, преобразователя 12, ком(I паратара 11 и блока 10 сравнения.

По сигналу с входа 27 запускается алгоритм с-iитывания, организованный 3Q в виде циклон считывания интервалов времени, Любой импульс, хранимый в элемен1 тах 13-15 памяти, однозначно определяется парой чисел {i,е), где номер элемента памяти, в котором он записан, a e — ега порядковый номер в этом элементе памяти а отношению к опорному импульсу, формируемому на выходе селектора 31.

Цикл считывания начинается с формирования в формирователе 9 двух пар чисел (1,е „) и (1,е ), которые поступают на адресный вход блока 8 и определяют старт- и стоп-импульсы со- 45 ответственно, аграничивающие выделяемый интервал из потока, хранимого н элементе 13 памяти. Значение

i=1 поступает на адресный вход мультиплексора Зб, а значение е,- на 0вход счетчика 37. Аналогично распределяются значения i=1 и е <н селекторе 35. Далее формирователь 9 формирует на управляющем входе преобразователя 12 сигнал разблокировки,. а также импульсный сигнал (фиг.2и), который подводится к установочному входу блока 8, ваздейстнуя на триггер 33 (фиг,2к), открынающий, в свою очередь,, элемент И 32. Импульс одновибратора 29 через элемент 32 сбрасывает триггер 33 (фиг 2к). При этом элемент 32 закрывается, и на ныходе селектора 31 формируется опорный импульс {фиг.2л), привязанный к началу циркуляции в элементе 13 памяти.

Зтим импульсом запускается одновибратор 30, управляющий сигнал которого длительностью Т (фиг.2м) поступает на управляющие входы селекторов 34 и 35. Старт-импульс, отвечающий значениям (1,е„),выделяется на выходе селектора 34 (фиг.2н) н течение действия импульса однонибратора

30.

Аналогично выделяется стоп-импульс на выходе селектора 35., Селектор 34 работает следующим ,образам.

На адресном входе мультиплексора

36 установлен код i а в счетчике

37 по импульсу с установочного входа блока 8 записано значение е. По сиг" налу аднонибратара 30 нременной по ток i-го элемента памяти с выхода мультиплексора 36 поступает на счетчик 3Ä и селектор 38. При досчете до единицы счетчик 37 установит селектор 38, на выходе которого выделится импульс с номером е. Временной интервал 7, между выделенными старти стоп-импульсами преобразуется преобразователем 12 в код, который поступает в формирователь 9, после чего преобразователь 12 блокируется да следующего цикла считывания.

Анализ фазы старт-импульса относительно СВЧ сигнала осуществляетСя н продолжение цикла считывания за (N) шагов. На i-м шаге (i=1,N) формирователь 9 формирует две пары чиселФ (1,е 1) и (i,е,), поступающих на адресный вход блока 8, который аналогично описанному выше выделяет на своем первом выходе старт-импульс (1,е „)„ а на втором выходе — стартимпульс (i,е „). Импульс с первого выхода блока 8 поступает на первый вход блока 1О сравнения и далее через элемент 45 с задержкой Т /2 на

S-вход триггера 44. Импульс с второго выхода блока 8 поступает на

К-вход триггера 44, и если он задержан по отношению к импульсу на первом выходе блока 8, то триггер 44 устанавливается в состояние "0", если задержки нет, то состояние триг9 14б5 гера — "1". Импульс с второго выхода блока 8 поступает также на R-вход и через элемент 43 с задержкой

1 (К+ — -) Тс íà S-вход триггера 42.

При поступлении на вход компаратора

11 импульса с длительностью, меньшей

1 (К+ 2 )Т, на его выходе установится

10 логический "0", в противном случае—

"1"

Состояния. триггеров 42 и 44 фиксируются на каждом шаге в формирователе 9. По последовательности состояний триггера 44 формирователь 9 выделяет номер 1 элемента памяти, на котором возникает первый сдвиг сравниваемых импульсов, что позволяет согласно (2) и (3) уточнить фазу старт-импульса с точностью до дискрета Т /N. Дальнейшее уточнение фазы старт-импульса с точностью до дискрета Тс/2N происходит в результате анализа состояний триггера 42 25 для импульса на выходе (4-1)-го элемента памяти.

Аналогично старт-импульсу осуществляется анализ фазы стоп-импульса относительно СВЧ сигнала.

В результате одного цикла считывания в формирователе 9 фиксируется: а) измеренная преобразователем 12 длительность Т временного интервала, равная целому числу 1 периодов Т ; б) номера,, и А2 дискретов Тс/2Й, 35 пронумерованных в пределах периода

Т от 1 до 2N, с которыми совместились старт- и стоп-импульсы соответственно.

По формуле

А2 То

Т= (+ — — — ) т+с 2щ

45 формирователь 9 восстанавливает требуемый интервал Т с точностью

Тс

+ — --N

На этом один цикл считывания sa- 50 канчивается, и формирователь 9 переходит к следующему циклу. Число циклов считывания равно числу.записанных в элементе 13 интервалов времени, При попытке считать интервал времени, следующий за последним записанным в элементе 13, происходит переполнение преобразователя 12, с

его выхода поступает сигнал пере914 10 полнения, формирователь 9 фиксирует окончание всех циклов считывания.

На этом работа устройства заканчивается.

Техническая эффективность предла гаемого устройства определяется исключением половины элементов памяти и двукратным сокращением секционированной линии задержки, что обеспечивает уменьшение габаритов устройства, упрощение и большую технологичность при изготовлении.

Формула изобретения

Динамическое запоминающее устройство, содержащее источник СВЧ «олебаний, выход которого соединен с информационным входом распределителя мощности, блок записи, информационный вход, вход записи и вход стира ния которого являются информационным входом, входом записи и входом стирания устройства соответственно, линия задержки, вход которой соединен с первым выходом блока записи, блок считывания, первый выход которого соединен с первым входом блока сравнения и со стоп-входом преобразователя время-код, формирователь управляющих сигналов, вход считывания которого является входом считывания устройства, компаратор, выход которого соединен с входом запрета формирователя управляющих сигналов, вход запуска которого соединен с выходом блока сравнения, второй вход блока сравнения соединен с входом компаратора и с вторым выходом блока считывания, адресные входы которого соединены с первым и вторым выходами формирователя управляющих сигналов, выход преобразователя время-код соединен с входом переполнения формирователя управляющих сигналов, выход которого соединен с входом блокировки преобразователя время-код, вход запуска преобразователя время-код соединен с вторым выходом блока считывания, первый, второй и третий элементы памяти, каждый из которых состоит из последовательно соединенных элементов задержки, усилителя, элемента ИЛИ, первого формирователя импульсов, первого порогового элемента и источника опорного напряжения, причем в каждом элементе памяти вторые входы элементов ИЛИ соединены с выходами линий задержки, за1465914

12 прещающие входы первых формирователей импульсов соединены с вторым выходом блока записи, сннхронизирующие входы первых пороговых элементов со5 единены с первым, вторым и третьим выходами распределителя мощности,,о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в каждый элемент памяти введены второй фор- 1О мирователь импульсов, второй пороговый элемент и триггер, причем выходы триггеров соединены с входами элементов задержки и с информационными входами блока считывания, информационные входы вторых пороговых элементов соединены с четвертым, пятым и шестым выходами распределителя мощности соответственно, R-входы триггеров соединены с выходами вторых пороговых элементов, S-входы триггеров соединены с синхронизирующими входами первых пороговых элементов, входы опорных напряжений вторых пороговых элементов. соединены с источниками опорного напряжения, входы управления порогом срабатывания вторых пороговых элементов соединены: с выходами вторых формирователей импульсов, запрещающие входы вторых формирователей импульсов соединены с вторым выходом блока записи, информационные входы вторых формирователей импульсов соединены с выходами элементов ИЛИ.

14659 14 ;аTаТ-7

ФиаЯ

Составитель А.Воронин

Техред M.Äèäûê

Корректор М.демчик

Редактор АЛаковская

Заказ 950/51 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,101