Устройство для управления регенерацией
Изобретение относится к автоматике и вычислительной технике. Целью изобретения является расширение области применения устройства за счет увеличения времени доступа процессора для работы с памятью. Устройство для управления регенерацией содержит генератор импульсов 1, счетчик адресов 2, элемент И 3, регистр 4, коммутатор 5. Введение в устройство блока сравнения 6, элемента И-НЕ 7, триггера 8, счетчика конечного адреса регенерации 9 позволяет производить блокировку управляющего выхода устройства после регенерации необходимого количества ячеек памяти, благодаря чему увеличивается время доступа процессора для работы с памятью. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (я)з G 11 С 21/00
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
М, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
1 (61) 970472 (21) 4445727/24-24 (22) 21,06,88 (46) 15,07.90. 6юл, М 26 (72) А.Н. Мельник, Б.В. Карпухин и В.В.Куроедов (53) 681.327.6(088.8) (56) Авторское свидетельство СССР
М 970472, кл, 6 11 С 21/00, 1981. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ (57) Изобретение относится к автоматике и вычислительной технике. Целью изобрете 42,„, 1578768 А2 ния является расширение области и рименения устройства за счет увеличения времени доступа процессора для работы с памятью, Устройство для управления регенерацией содержит генератор импульсов 1, счетчик адресов 2, элемент И 3, регистр 4, коммутатор 5. Введение в устройство блока сравнения 6. элемента И-НЕ 7, триггера 8, счетчика конечного адреса регенерации 9 позволяет производить блокировку управляющего выхода устройства после регенерации необходимого количества ячеек памяти, благодаря чему увеличивается время доступа процессора для работы с памятью. 1 ил.
1578768
Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для управления регенерацией в запоминающих устройствах динамического типа, и является дополнительным к основному авт, св, М 970472.
Цель изобретения — расширение области применения устройства за счет увеличения времени доступа процессора для. работы с памятью.
На чертеже изображена структурная схема устройства для управления регенерацией.
Устройство для управления регенерацией содержит генератор 1 импульсов, счетчик 2 адресов, элемент И .3, регистр 4, коммутатор 5, элемент 6 сравнения, элемент И вЂ” НЕ 7, триггер 8, счетчик 9 конечного адреса регенерации, Устройство для управления регенерацией работает следующим образом.
Перед решением какой-либо задачи с использованием запоминающего устройства производится запись в регистр 4 (например 589ИР12) зон регенерации. Каждый разряд регистра 4 соответствует определенной зоне. памяти запоминающего устройства, Наличие лог."1" в разряде регистра 4 является требованием регенерации соответствующей зоны запоминающего устройства, На вторые входы элемента 6 сравнения (например 533СП1) подается код-адрес последней зоны, подлежащей регенерации (например в регистр 4 записыва,ется код 11111000, тогда код последней зоны регенерации, подаваемый на вторые входы элемента 6 сравнения, будет тоже
11111000 и т,д.). На входы предварительной установки счетчика 9 (например 533И Е7) конечного адреса регенерации подается кодадрес последней регенерируемой ячейки в зоне. Генератор 1 импульсов (собранный, например на 533ЛАЗ) регенерации вырабатывает импульсы, которые поступают на вход счетчика 2 адресов и на первый вход элемента И 3 (например 533ЛИ6), Если в счетчике 2 адресов находится адрес, соответствующий зоне запоминающего устройства, которую необходимо регенерировать, то по данному адресу на выходе коммутатора 5 (например 533КП7) будет лог,"1" от соответствующего разряда регистра 4, которая поступает на второй вход элемента
И 3, через который на выход устройства пройдет импульс управления от генератора
1 импульсов, так как в начальный момент времени на выходе элемента 6 сравнения будет "0", на входе R-триггера 8 — "1", т.е, на третьем входе элемента И 3 — "1", Счетчик 2 адресов изменит свое состояние по заднему
20
40
50 фронту импульса генератора 1. Если в счет-чике 2 адресов будет адрес, соответствующий зоне запоминающего устройства, которую не нужно регенерировать (в соответствующем разряде регистра 4 будет лог."0"), то на выходе коммутатора 5 будет уровень лог."0" и импульс генератора 1 импульсов на управляющий выход устройства не пройдет, а трлько изменит свое состояние счетчик 2 адресов, За все время работы счетчика 2 адресов код, поступающий на управляющие входы коммутатора 5. сравнивается в элементе 6 сравнения с кодом-адресом последней зоны, подлежащей регенерации. При возникновении адреса последней зоны на выходе "Равно" элемента 6 сравнения включается лог. "1", разрешающая прохождение импульсов с генератора 1 импульсов через элемент 7 ИНЕ (например 133ЛАЗ) на вычитающий вход счетчика 9 конечного адреса регенерации (состояние триггера 8 не изменяется). Счетчик 9 с приходом каждого импульса от генератора 1 импульсов уменьшает свое значение (от значения, записанного на входах предварительной установки счетчика 9) на единицу, отсчитывая тем самым количество регенерируемых ячеек в последней зоне. По окончании счета на выходе " <0" счетчика 9 конечного адреса регенерации возникает отрицательный импульс, который поступает на R-вход триггера 8, сбрасывая тем самым прямой выход триггера 8 в "0", т.е. запрещает прохождение импульсов на управляющий выход устройства от генератора 1 импульсов (блокирует прохождение импульсов от генератора 1 через элемент
3И). После "прохода" зоны выход "равно" элемента 6 сравнения сбросится в "0" и на выходе триггера 8 — третьем входе элемента
И включится лог."1", т.е. состояние управляющего выхода устройства будет зависеть от уровня на выходе коммутатора 5 — втором входе элемента И.
Блокировка управляющего выхода устройства после регенерации необходимого количества ячеек памяти увеличивает время доступа процессора для работы с памятью.
Причем, чем больше по объему зона памяти и чем меньше используется в ней ячеек, тем эффективнее работает устройство.
Формула изобретения
Устройство для управления регенерацией по авт, св, М 970472, отл и ча ющ е е с я тем, что, с целью расширения области применения устройства за счет увеличения времени доступа процессора для работы с памятью, в него введены элемент сравнения. элемент И вЂ” Н Е, триггер и счетчик
1578768
Составитель В.Чеботова
Техред М.Моргентал Корректор M.Ñàìáoðñêàÿ
Редактор А.Долинич
Заказ 1920 Тираж 486 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", r, Ужгород, ул.Гагарина, 101 конечного адреса регенерации, причем входы первой группы элемента сравнения подключены к выходам счетчика адресов и к управляющим входам коммутатора, входы второй группы элемента сравнения являют- 5 ся входами адреса последней зоны регенерации, выход элемента сравнения соединен со втррым входом элемента И вЂ” НЕ, первый вход которого подключен к выходу генератора импульсов, одному из входов элемента 10
И и входу счетчика адресов, выход элемента
И-НЕ подключен к вычитающему входу счетчика конечного адреса регенерации, входы предварительной установки которого являются входами адреса последней регенерируемой ячейки в зоне устройства, выход счетчика конечного адреса регенерации подключен к R-входу триггера, S-вход которого подключен к выходу элемента сравнения и к второму входу элемента И вЂ” НЕ, выход триггера подключен к третьему входу элемента И.
