Многопороговый логический элемент для свертки по модулю три двоичных кодов
Изобретение относится к импульс- .ной технике -и может использоваться в вычислительных устройствах. Цель изобретения - расширение функциональных возможностей устройства. Устройство содержит л-тнейный сумматор 1 , резистивный делитель 4 напряжения, многопороговый дискр1-1минатор 5, первый 7 и второй 16 элементы И-НЕ, рервый 9 и второй 1 7 D-триггеры. Входной двоичный код разбивается на четные и нечетные, разряды и поступает на основные 2 и дополнительные 27 входы линейного сумматора. Введение в линейный сумматор дополнительных элементов И-НЕ 20 и организация работы устройства в два такта, в первом из которых производится суммирование по модугао три нечетных: разрядов, а во втором - четных разрядов входного кода с учетом тата суммирования нечетных разрядов кода, позволило удвоить число входов устройства. I ил. i (Л
СОЮЗ СОВЕТСНИХ
СОЦИА ЛИСТ ИЧЕСНИК
РЕСПУБЛИН 5У 1 Н 03 К 19/23
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕ П2ЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНЯТИЯМ
ПРИ ГКНТ СССР (21) 4251 284/24-21 (22) 27,05.87 (46) 15.03.89. Вюл. У 10 (71) Омский политехнический институт (7 2) И . А ° Паль янов (53) 621,374 (088, 8) (56) Авторское свидетельство СССР
Ф 705684, кл. Н 03 К ) 9/12, 1.978, Авторское свидетельство СССР
Р 1272499, кл. Н 03 К 19/23, 1985. (54) МНОГОПОРОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ДЛЯ СВЕРТКИ ПО МОДУЛЮ ТРИ
ДВОИЧНЫХ КОДОВ (57) Изобретение относится к импульс.ной технике и может использоваться в вычислительных устройствах. Цель изобретения — расширение функциональных возможностей устройства. Уст, SU„„1466006 А1 ройство содержит л .нейный сумматор 1, рез ис тивный делитель 4 нап ряжения, многопороговый дискриминатор 5, первый 7 и второй 16 элементы И-НЕ, первый 9 и второй 17 D-триггеры.
Входной двоичный код разбивается на четные и нечетные разряды и поступает на основные 2 и дополнительные
27 входь линейного сумматора. Введение в линейный сумматор дополнительных элементов И-НЕ 20 и органиэация работы устройства в два такта, в первом из которых производится суммирование по модулю три нечетных разрядов, а во втором — четных разрядов входного кода с учетом результата суммирования нечетных разрядов кода, позволило удвоить число входов устройства. 1 ил.
146600с>
Рмeн "я
70 я !-.ет)Qeцинен
Ого )3ТОРОГО 0 уст-T.Цт1e e T„
1Н Or3<) ТЕ!!ИЕ ОТНОС) tt С. l « " <>у3(Ь C
1!Ой ТЕХН3:..»". Е : i МОЖЕТ ((<ЫТЬ (СП СЛЬ Э О
B e! HO В 3!>tI ИСГ(ИТЕЛЬНЬП« . У(Т POI!QTBHX, ЦЕЛЬ ИЭОбрЕТЕНИВ - ПР С)1(нрЕ >(ьlЕ ()()1,"13! т(ИС>."13Хb bpl ЗOHT !Q ": -IQC ". = >- МНОГО
;-it (Ho-, QH(! () Лог(зче(.ногQ - т;;.;.. ентя пуР(,< тт»3 ел()(т(е "т(,с< 11 и(» <я «(т((1.0 „»(< я ионн и
ГС:-...ОДО)З ., Hc(Ч i-i3 ТО. ;Е if D»IЦ(",,,"; В„")Р-;-, З т)«3>НК () ИО тс(3>ЬНЯ((3 Р <а;Ст)30й(T::.: j!! r < Он О Р О (- С П ., ;;(Л 0 <, <Ч Е . 3 К И»й Э)З Е))т(Е Н т
<(ля (зе\)Тк(з ПО мод /<в<3 1 1 и пвоич (-, ь<х
ДОВ серпе)3»жит линейт-::ый с y"!Ittа". ОР :! "OHbj ? КQTOPOr O ЯЗЗЛ)ПО Г(" Я И(-.((QP »(F. 1):.To!!HIЫМИ ВХС>Да(<И(т<т(" 7)3ОЙ(" 7!! Я, )ЗЬ)ХС 3
ПОД!»Л3 )11ЕЬ(К 1)сЕ Э И 7) )З(((М i >3 Е«ТТ!1<((
1» ЯП ПГО (ЗНИЯ, ВЬ(<»(3(.Ь." КС f 0 ОГ 0 СО -ПИ"
-ПЕН,: (", ((30 ГВЕТС ГЯ",тщ;(1!"..(И B "(OHIII«:ii МНС( (по ООГОВ01" 0 дискр! 1 и (на Оэа 5, Выхо- ,:„Ы 6 К ЗОРОГО СО(<ЦИНЕН: С С(-ОтВЕт. ";ющими входами Her)âî! о эл
"1 ИЕ 7, 1!b(xo 3,0 1 (3)301 0 вл!re
-,bn,; В--,!Х(3,ЦОЫ qа:ТОТ-)30(--.СТВЯ и)(зформ(1(ционны(1 входом п(=рв
",,:). 3(iep; -, . Tel :толь!й Вх(:ц КО
" 0>(К><.pire К Такто»ЗО<(В );O (т ройства) ли (ейный .у!вмято р 1
В СВОЯК! . ОГТЯВР ПО Ч ICJ. "-.XO TОВ )!Е 3вые эпе:. : -i-ы И-.-1)Х 1 < с с 7((-Зь: (:,- :- кслЛЕКТОРОМ, .В В(3:.ОЦЫ ((370PT::;: -0 " rreHb!r
С аНОца .. с. ОС 3, с ..ЮЗ... q! 0.(В
Я ЧЕРЕЭ (.";- .1--С . ";31-! "; ()С,".:.,.;(<3-: Ь! К тания, <370(ы !<ио ГОВЫИ Д «l КР(>т."(Ип;!700 .: l j —. . (В т Ь C>ef i СОСТЯВЕ т 13y;lr. Ы ОЦНОП.-)РС,(0 01„., ЦИСК-.—,:::,". (В Я Ор 33 НЯ Э <.Рь(3 - тс!X . ")Е, П Е >ВЫ<- )ЗХОДЫ К -".:К>< 01" О П Е P ÇОГ,;, .,Н 31 С, <ОГ С(!<С> Hbl BbI>;0 . 0;»1 B :" РОГО Ql НО, Qi OÃ(35 r;r <циСКрИМ ина ТОРЯ О To: > ) .:((()33 .IIÏÛ < IЗ ".О 10й ВХО:(ПЕРВОГ:.; ОЦНОПС РОГОВОГО П) т!(!в кр> (з((ина гэра 1 -) я .ар )ый и ход ЗТОПОI О однопо;3 0ГQBОI" 0 ц:! ГР..Т!П(т! ЯВЛЯ()тс:. СООТЗЕт(: HebНО ПРт).Hbi: и втopb111 Bxor ВЫХОДЯМИ КО 0 .3 .. О ЯВ,(1Я"<О . Я )ЫХОДЬ! eOQTВ ЕТСТВУЮ),(ИХ )т< Е <3H h!X (>Д-. :ОП ГI Pol О"" ВЫ",. Ят«тС irp TTJ«и<(3 (<, pOH Iсаж (Or." Оу>(Г Ы, ПРИЧ =-.l =: Кажт)О(«! ) ГУППЕ (;ЕРВЫй ОДНОПОГГ)ОГОвый П 4(" СР> "((<;!НЯТОТ) тн!»(ЕС-:т МС)ПЬ (ii«il П ) "<т : 1>аб ЯТЬ!В:-3 (-. !cf f < Q I Ьт(10щЕН(IJ К ПО::ОГт С С:=З(ЗЯ 1 (с(ЯЯ)1!q 3 (Оr,«Ц 0 Од(-..(;ПО(301 СВОГО ДИС. т" р(11" 1!":. (11 0 33 ТСй ЖЕ < пи-": ><òop(Го однот)орогового дискримиНЯ > О„-;:; )(. (;Е.:(()Д1>ШЕй Г PyTI(tb!, Ä Q"- Г!.01 ::с-", ;;. Содержит также второй элеме"т 1!"-И, а, второй D-триггер элР33(еь(т К:.()И 18 н инзертор 1 9, в Л ИН Е и Н ьIЙ С у М Я 7 i) p В В Е ц Е Н Ъ! В Т 0 р 61Е Рлэменть(И-)1Е 20, третий 21 и ч етвертый 22 элементы И-НЕ, в каждую . руппу оцно(сорогсвьпс цискриминаторов мно. 0(пlорогового цискриминатора введен третий OTIHогороговый дискриминатор 23 Hа элементе И-НЕ, выход (oòopoãо соединен с третьим входом первого однопороговогo дискриминатора 1 > цяньОИ Гр)ЛПь! И С HTopbIM входом торого однот Орогового дис)(рими:!а. с>Г".. 1 3 данной группы, перH*-Jй —.-,ход рет!. Ягс однопо рогового ур с(искраз(::!RToðà является соответству(ьшим Jtor 0>пнителъ ным входом многои О РОГ СВ О Г 0 ДИС К Р«)МИНЯ»:.,а,. ВТОРЫЕ входы третьих з(цног: ороговых дискри;ина.тор )H . Оеди"le .—:.: = Положитель— -.-:Ым полюс:о.с(2- источника питания, >3 В(ХОДЫ H ТO >3b!X 0 Цн ОП О РОГОВ ЫХ ДИСК РИ минатороэ 15:teждой группы являются с ÎOTBHTQ твующими дОГ(олнитель ными ) ь1хОДЯ«ми 23 миОГОпОООГОВОГО дискрит.н -:-""Ор., КС.-"ОРЫЕ ПОПКНОЧЕНЫ К СООт:зс ТРTHую !!!к входам второго элемента .1-11Е 6, выхоц которого соеди. ei-;. с в": )pb!! . Выходом 26 устройства ИН6)0 (Ма !T«IO.IIIbN ВХОДОМ В ТОРО, <3 г--ТРт«<т !3e;)ct 7, тЯктовый ВХОД кОтО-:Ого !(Одклн3чен к тактовому входу пер-!.О: с т)- —. .— - epa, а выход соедин н «: —.:-зрвь - хсцо. элемента ИХП 18, втовхо„-::, которзго со=цинен с выхоцом ;е рвого ()--:риггера, а выход подклю-! ei=(К Гс рВО< у 3>npHГBЛяЮщЕМу ВХОду ЛИнейного сумматора !, второй управляю::т;-;й вход которого со =,>>ннен с выходом ..;«РОГО .i- РИГГЕРЯ .,, ПЕРВЫЕ ВХОДЫ тьего 21 ;» четве-..тогo 22 элеменТов И--Е! . линейного сумматора 1 яв,(<) () ) i i! (. ") о-, e l вeii!IQ; Q т „<(<3(." ;:(b: )зт, ° вьп one<«(eòòñ- в И вЂ” HЕ т(ине<«l— -:. о Qóìb)HTI)pà соединены с вторыми -:;аь V, ..РЕтЬЕГО И -.ЕтВЕРтОГО ЭЛЕ3 1.466006 55 ментов И-HE линейного сумматора и являются первым тактовым входом линейного сумматора, второй тактовый вход которого подключен к выходу инвертора, вход которого соединен с тактовым входом 0 устройства и первым тактовым входом линейного сумматора, вторые входы первых элементов И-НЕ 11 линейного сумматора являются его вторым тактовым входом, причем порог срабатывания третьего однопорогового дискриминатора каждой группы многопорогового дискриминатора больше порога срабатывания второго однопорогового дискриминатора той же группы, но меньше порога срабатывания первого однопорогового дискриминатора последующей группы, а дополнительные входы многопорогового дискриминатора соединены с соответствующими дополнительными выходами резистивного делителя 4. Устройство работает следующим образом. На тактовый вход 1 0 устройства подаются тактовые импульсы. В первую половину периода значение тактового сигнала равно лог;"0", во вторую — лог. "1". Сигнал от генератора поступает в клемму 10 одновременно с поступлением на входы 2 и 27 сворачиваемого хода. Значения весовых коэффициентов основных 2 и дополнительных 27 входов линейного сумматора 1, определяемые резисторами 13, равны единице, количество m групп связанных между собой однопороговых дискриминаторов в многопороговом дискриминаторе 5 определяется по форму1 и ле ш = — (— + 2) где n — число пере3 2 менных двоичного кода, для которого определяется значение свертки по модулю три, т.е. общее число входов 2 и 27. Пороги срабатывания однопороговых дискриминаторов отличаются на единицу. Наименьший порог срабатывания Т, = 1, наибольший и Т +2. Рассмотрим работу устройства на примере восьмивходового многопорогового логического элемента, осуществляющего свертку по модулю три двоичного кода. Линейный сумматор 1 35 такого элемента содержит шесть резисторов 13, определяющих единичные веса входов. Многопороговый дискриминатор 5 содержит две группы однопороговых дискриминаторов с порогами срабатывания Т „= 1, Т > = 2,..., Ть В первую половину периода входного тактирующего сигнала на входе 1 0 присутствует низкий уровень напряжения, определяющий закрытое состояние выходных транзисторов логических элементов И-НЕ 20, 21 и 22 линейного сумматора, При этом ток от положительного полюса источника питания через резисторы 13, соединенные с выходом логических элементов И-НЕ 21 и 22 и через резистивный делитель 4 из резисторов поступ", ò к отрицательному полюсу источника питания. Ток через резисторы 13, соединенные с выходами логических элементов И-НЕ 11, 11оступающий в резистивный делитель 4, определяется переменными двоичного кода, поданными на входы 2 нечетных входов линейного сумматора, поскольку на вторых входах первых логических элементов И-НЕ 11 в первую половину периода тактирующего сигнала присутствует уровень лог. "1". Если на входе 2 линейного сумматора присутствует уровень лог . "0", то выходной транзистор соответствующего элемента 11 закрыт и ток от положительного полюса источника питания через соответствующие резистор 13 и диод 12 поступает к отрицательному полюсу источника питания через резистивный делитель 4. Если на входе 2 присутствует уровень лог. "1", то ток через резистор 13 поступает к отрицательному полюсу источника питания через открытый транзистор выходного каскада соответствующего логического элемента И-HE 11 . Аналогичным образом формируется величина тока через резистивный делитель 4 во вторую половину периода тактирующего сигнала. Только в этом случае величина тока определяется значениями логических переменных, поступивших на дополнительные 27 и управляющие входы линейного сумматора. Ток на выходе линейного сумматора в первую половину периода тактирующего сигнала пропорционален вели) . бб00б Гp» поя,.;ен»и ;Ia выходе линейного ч»не (,) Я,„+2), а во Вторую половн1-. <) НУ ПЕРИОДЯ ВЕrеи<ЕИНЕ J.. Е<,1,ч J< 3 +х,е, 1:. в t Л»гп -. IFIOI О С -„ЕМЯ 1:ОРЯ Я <Е РРРР И .н;ЯЧ PHE Я В . Г-.диыс< !ТС РЕЬЕЕННЬ Ня < л1)jaBJiЯ ОЩж. В. ОВЯх, .Ря« . ЧО e pe ì теперь ряб эту мн01" О ::- ОВСГ ОБ 01 о диск вим"1:4ыятооя ., )CACTI; тОК ЧЕРЕЗ Р<3311< THBHЫй,,eeJIH" - -! 1 па Н ИУДЕЮ В 3""ЕМ .. В
"4 ораз 1 . э и 23 при< v-lcTBóe.-" УРС,,. НЬ ПОГ. eel!r ,p,.--: .",Еь В01 . "1, 3тo приводит к по" и и .-. Ji-:-.Пию сигнала пог,. 0 на выходах пйт;,еле )".С.11-.1 ня Выхс).-.:e линейного сумма;-ря, е э»с-;:тстзует ток, пр<.текающий, ОВВЕсо через адин из ре:ьис торов 13, он обуслявд1»Бает падение напря. .,;ения на peç»ñòîðàõ резистизного ,;,fли с.ля се, достато-Енае .для сраб;.-ThIBaHèÿ пе)эвого 0:Еио1011оговаг0 дис-квим»н8тозг . 4:.-13 IIPВВ<В) ГР,птеы с по -»О-Гом )", — 1, :: ВTЕ зт: М Пя Е1 о:ВЫХОiY ei же11»я cooTÂÅ <, Б yi Ößö „101 е 1 На ЗЫХОПЕ = г <Рь".BB,Òa -, П1 ВЬП:,О) 9 поязг<ястс,1 ..=ьfсокий уров<:.HB 1 яг<рi. ez e :e жЕ Н И "T, ". . а О TB P Т С т В У" гЯК» И . I O Г, ) J< . ÃB TF eIe ОЬ Ня БЬЕХОПЕ . 1»НЕЕ<НОГ<1 су:ЕМЯТ01эг 1 па.-н»пся тспс. ОЕсрегсЕЯ»e1!e: —:"-. Суммай ОКОВ, 1ipo". ЕКЯЮШИХ - Ер;:-; два -.ез»стс са 13 (велич IEIa B= 11- = ленной суммы н:-: вьхапе линейного С ;-Ммя ТОЕЭЯ paBHc BBpk ) . )1: Вьгсоце Второго ацнапорс>гозаго дис«P»,1»<1атОРЯ 5 Г:.ePBOII Г ЗУЕ"пь! ПОЯВ"" ляется низк гй уровень н<1пряз;ен11 ;-, oGv лявливя вщиl{ появ11ен:,Iе Вь<с Окаг О "., O ,1с Ройс ;8 и нг ян<ь<э, и<1 е 1он1гьЕХ Вхо"" дасс, - т 1;»Ггре Воз 9 н 1 7 . 1 Оязляесетс: л сиги;.ль 0 и ") сoo . В :ствен1:0: с си стор= та:.г, пропорционального B=,зе111; — нн;й .ле1:=:, ря зной трем (ток 1ei-.е" -.ð:.. рез»" торг 3 поступает на. з::ход 11.1нейногэ сумматора), в перЗай ".Р-УП::e СРабатЫВЯЕ<ет ПЕРВЫЙ, Втарп:: H -:р-.- тий аднапороговые дискриминаторы -: -арэ-ам» Т, = 1, Т = 2, )11 Т, = 3. lla Быхэде однопарогового дискрепч11 18 Tсра 23 появляется низкий уровень:;;гпряжз;1»я, поступающий на входы перзог0 н второго однопопогоБьг : д»скриминяторов. На их выходах )б формирую1ся Высокие уровни напряжен»я, пр1с-.одящи к -.аязлению на выходах пе:Ваго » второгo ) 6 логичезлеl:. - T01; И HE —,".. »зк»х у)эОВней напряжен»к,, 0»:-.Нял лог. "0 поступает пр» зт м На выходы 8 и 2б устройстза:.. Нг 111-:формационные входы 1) оиг е "в I aботг мнагo»0901" 0BOI o Дискриминатора Г:» выходных токах линейного с;ммяторя,;ipoiiopH»cнальнь х велич ине В ззеш-.=-:»<ой,уммы е,,, 6, происходит аня.погесчно случаю .Взвешенной суммы ),;?, 3, При зтом выходные сигналы ло",:-:.--Iecких элементов И-HE 7 и б опред<:.Пяются уровнями напряжений, -,opiIHpóå ым» аднопороговьеми дискри.. 1»нятарг;.:и второй группы с порога:,lH 1 I — Т с б г).эс1<сльку з первой половине пееэи3г, одя такт»рующег0 сигнала на тактов,г; вхад<ЕХ Еэ-Tp»T ãepoB 9 и 17 приз, с " " т тзуе . уpÎBpHB Ioi . 0 о тО В н»х зяпи(. зсвае е < я инфо, 21 1яция с ВьГХО "Оз -Еа.-ьческих злементов И-НЕ 9 и 40 7, Зо в:, эрой полов»нс гериода на тактовых вхспа;", D-триггеров присутствует cJECHHJI лог, и оНН хранят поступ»в1 ую з пер зой половине периОД Я»Н<)1С .Мг il»Ю . Рассмотрим теперь получение ре=-угьтата свертки по модулю Тр» ат : анкретного двоичного к<эца:1011 001, считая: —: та ня ясна;=вь:Ее входы линейБога сум.<ятаря поданы =1ечетные, я Вa допал:iEITeльные Бходы четные pa 3 . Пс ь: ч»с Еа, Ио" 1 466006 25 30 во второй половине периода тактирующего сигнала код 10 на управляющих входах линейного сумматора ° Рассмотрим работу многопороговог о лог ич еского элемента во второй половине периода, Поскольку на управляющих входах линейного сумматора формируется код l О, а число единиц в четных разрядах двоичного числа равно трем, то в конце второй половины периода на выходах 8 и 26 многопорогового логического элемента сформируется код 01, означающий, что величина остатка по модулю три от кода 1 01 11 001 равна двум . Аналогичным путем могут быть найдены остатки и от других двоичных кодов, при этом необходимо помнить, что нулевой остаток кодируется кодом 00, а единичный — кодом 10. Формула изобретения Миогопороговый логический элемент для свертки по модулю три двоичных кодов, содержащий линейный сумматор, входы которого являются информационными входами устройства, а выход подключен к резистивному делителю напряжения, выходы которого соединены с соответствующими входами многопорогового дискриминатора, выходы которого соединены с соответствующими входами первого элемента И-НЕ, выход которого является первым выходом устройства и соединен с информационным входом первого D-триггера, тактовый вход которого подключен к тактовому входу устройства, линейный сумматор тлеет в своем составе по числу входов первые элементы И-НЕ с открытым коллектором, выходы которых соединены с анодами соответствующих диодов и через соответствующие резисторы подключены к положительному полюсу источника питания, катоды диодов являются выходом линейного сумматора, многопороговый дискриминатор имеет в своем составе группы однопороговых дискриминаторов на элементах И-НЕ, первый вход первorо однопороговorо дискриминатора группы соединен с выходом второго однопорогового днскричинатора той же группы, второй вход первого одноповогового дискриминатора и первый вход второго однопорогового дис35 55 криминатора группы являются соответствующими входами многопорогового дискриминатора, выходами которого являются выходы соответствующих первых однопороговых дискриминаторов каждой группы, причем в каждой группе первый однопороговый дискриминатор име" ет меньший порог срабатывания по отношению к порогу срабатывания второго однопорогового дискриминатора той же группы, но больше порога срабатывания второго однопорогового дискриминатора предыдущей группы, отличающийся тем, что, с целью расширения функциональных возможностей устройства путем увеличения числа информационных входов, в устройство введен второй элемент И-НЕ, второй D-триггер, элемент ИЛИ и инвертор, в линейный сумматор вве— дени вторые элементы И-НЕ, третий и четвертый элементы И-НЕ, в каждую группу однопороговых дискриминаторов мног опорогового дискриминатора введен третий однопороговый дискриминатор на элементе И-НЕ, выход которого соединен с третьим входом первого однопорогового дискриминатора данной группы к с вторьщ входом второго однопорогового дискриминатора данной группы, первый вход третьего однопорогового дискриминатора каждой группы является соответствующим дополниЭ тельным входом многопорогового дискриминатора, вторые входы третьих однопороговых дискриминаторов соединены с положительным полюсом источника питания, выходы вторых однопороговых дискриминаторов каждой группы являются соответствующими дополнительными выходами многопорогового дискриминатора, которые подключены к соответствующим входам второго элемента И-НЕ, выход которого соединен с вторым выходом устройства и с информационным входом второго D-триггера, тактовый вход которого подключен к тактовому входу первого D-триггера, а выход соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого D-триггера, а выход подключен к первому управляющему входу линейного сумматора, второй управляющий вход которого соединен с выходом второго D òðèããåðà, первые входы третьего и четвертого элементов И-НЕ линейного сумматора являются соот1 ».» ббОО6 Составитель т. " »Крнов Техред, Кравчук Корректор С. Гекмар Реда к тор И. Г(е тров а Ти Оаж 8 i 9 Заказ 957/56 Годписное ВНИИЛК Государственно:.-с комитета по и об»ретения»>. и открытия!! при ГКНТ::.ССР i 13 О3 „Москва, Ж-3 5, Раушская наб, gë. А /5 Производственно-издатзл»вский комбина:, "Натент",, r .Ó»IIãîðoä„ул. Гагарина 101 9 j!» ветственно его первым и вторым iTI равляющими Входами, первые входы вторых элементов И-НЕ линейного сумматора являются его соответствующими дополнителъными информяци»»иными Входами Выход каждого BtopoI О элемента И-НЕ линейного сумматора соединен с выходом соо. Ветствук»щего первого элемента И-НЕ линейного сумматора, а Вторые входы вторых элементов И-НЕ линейного сумматора соединены с вторыми вхс»дами треть-. его и четвертого элементов И-НЕ линейного сумматора и явля»ется пер""Вым тактОВым входОм линейногО суР матора, второй тактовьп1 вход ко-..:рого подключен к выхоцу инвертора. вход которого соединен " тактовым входом устройства, и первым тактовым входом линейного сумматора, вторые входы первых элементов И-НЕ линейного сумматора являются его вторым тактовым входом, причем порог срабатывания третьего однопорогового дискриминатора каждой группь многoIIoроговогo дискриминатора больше поа 11) рога срабатывания в-,îðîãî однопорогового дискриминатора той же группы, но меньше порога срабатывания первого однопорогового дискриминатора последующей группы, а дополнительные 15 входы многопорогового дискриминатора соединены с соответствующими дополнительными выходами резистивного делителя.
