Буферный каскад и @ л-типа

 

Изобретение относится к импульсной технике. Буферный каскад И Л-типа содержит п-р-п-транзисторы 1,3 с инжекционным питанием, переинжектиругощий п-р-п-транзистор 2, р-п-р-транзистор 5, источник 7 тока, шину 8 питания, вход 9 и выход 10. Изобретение уменьшает потребляемую мощность. 1 ип.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (5)) 4 Н 03 K 19/091

ЙГГ ""г. ч, 13

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

БИ5 и

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4083504/24-21 (22) 02.07.86 (46) 30,01.88. Бюл. N 4 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) Ю.И.Рогозов, С.П.Тяжкун и И.П.Сорокина (53) 621.374(088.8) (56) Авторское свидетельство СССР

Ó 1176450, кл. H 03 К 19/091, 1984.

Аваев Н.А., Дулин В.Н.,Наумов Ю.Е.

Большие интегральные схемы с инжекционным питанием. M.: Сов. радио, 1977, с. 187, рис. 5-20. (54) БУФЕРНЫЙ КАСКАД И Л-ТИПА (57) Изобретение относится к импульсг ной технике. Буферный каскад И Л-типа содержит и-р-п-транзисторы 1,3 с инжекционным питанием, переинжектирующий и-р-и-транзистор 2, р-и-р-транзистор 5, источник 7 тока, шину 8 питания, вход 9 и выход 10, Изобретение уменьшает потребляемую мощность.

1 ил.

1370777

Тираж 928 Подписное

Изобретение относится к импульсной технике и предназначено для согласования уровней микросхем И Л-типа с г уровнем ТТЛ и ДТЛ схем.

Целью изобретения является уменьшение потребляемой мощности.

На чертеже приведена принципиаль2 ная схема буферного каскада И Л-типа.

Устройство содержит п-р-п-транзистор 1 с инжекционным питанием, переинжектирующий и-р-и транзистор 2, второй и-р-п транзситор 3 с инжекционным питанием, четвертый п-р-п транзистор 4, р-и-р транзистор 5, третий и-р-и транзистор 6, источник

7 тока, шину 8 питания, вход 9 и выход IO.

Устройство работает следующим образом.

Предположим, что в исходном состоянии на вход 9 подан сигнал высокого логического уровня, в этом случае транзистор 1 открыт, а транзисторы

3-6 закрыты. На выходе 10 имеем сигнал высокого логического уровня.

Предположим, что на вход 9 подан сигнал низкого логического уровня, под действием этого сигнала транзистор

1 закрывается, что приводит к !строму отпиранию транзисторов 3 и 5. Отпирание транзистора 5 вызывает поступление тока в базу транзистора 6, последний открывается через время задержки срабатывания транзисторов 2, 4. Отпирание транзистора 4 приводит к эапиранию транзистора 3. Однако транзистор 5 не закроется, а будет поддерживаться в открытом состоянни транзистором 4 до прихода на вход устройства сигнала высокого логического уровня.

Особенность работы устройства заключается в том, что коллекторный ток транзистора 3 на порядок больше коллекторного тока транзистора 4. Такое соотношение между токами можно получить путем задания требуемого соотношения между входными токами транзисторов 3 и 4, а также изменением коэффициентов их передачи (изменением площадей коллекторных областей). Поэтому в течение длительности короткого импульса, сформированного на коллекторе транзистора 3, базовый ток

8ППИц1! Заказ 428/55

Про зн. попнгр. пр-тне, 25

55 транзистора 6 на порядок выше коллекторного тока транзистора 4 (так как в течение короткого импульса базовый ток транзистора 6 равен коллекторному току транзистора 3). Это позволяет уменьшить длительность спада выходного импульса.

Таким образом, работа устройства разделяется на два подрежима: в первом формируется спад выходного импульса током, который выбирают исходя из максимального значения емкости нагрузки, во втором формируется постоянный уровень сигнала током, который является минимальным для поддержания низкого уровня выходного напряжения.

Такое разделение работы схемы на два подрежима позволяет в несколько раз сократить потребляемую устройством мощность.

Формула изобретения

Буферный каскад И Л-типа, содержащий первый и второй п-р-и транзисторы с инжекционным питанием, база первого п-р-и транзистора соединена с входом, первый коллектор — с базой второго п-р-и транзистора, первый коллектор которого соединен с коллектором р-п-р транзистора, эмиттер которого соединен с шиной питания, змиттер третьего и-р-и транзистора соединен с общей шиной, а коллектор— к выходу, отличающийся тем, что, с целью уменьшения потребляемой мощности, введены четвертый и-р-и и переинжектирующий р-и-р транзисторы, змиттер которого через источник тока соединен с общей шиной и подключен к второму коллектору первого и-р-и транзистора, база соединена с общей шиной, а коллектор подключен к базе и первому коллектору четвертого и-р-и транзистора, эмиттер которого соединен с общей шиной, второй коллектор — с вторым коллектором и базой второго и-р-и транзисто- ра, а третий коллектор подключен к коллектору и базе р-и-р транзистора, дополнительный коллектор которого соединен с базой третьего и дополнительным коллектором первого и-р-и транзисторов.

Ул город, ул. Проектная, 4