Устройство циклического приоритета

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано для построения различных устройств, управляющих доступом абонентов к общему ресурсу, например к памяти. Цель изобретения - повышение быстродействия. Устройство содержит три регистра 1 - 3, группу элементов И-ИЛИ 4, элементы И 5 группы, элемент ИЛИ 6.Однотактный режим работы устройства, значительно уменьшая время реакции системы, позволяет учитывать максимальное число возникших к моменту выбора запросов, что обеспечивает для них строгое соблюдение циклического приоритета и сокращает простои оборудования. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

ÄÄSUÄÄ 1472

cso 4 С 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К A ВТОРСНОМ У СВИДЕТЕЛЬСТВУ (21) 4297000/24-24 (22) 24.08.87 (46} 15.04.89, Бкл.N 14 (71) Институт кибернетики им. В.М,Глушкова (72) Э,И.Комухаев и А.А.Якуба (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 1068940, кл. G 06 F 9/46, 1982.

Авторское свидетельство СССР

И - 1126960, кл. G 06 F 9/46, 1983. (54) УСТРОЙСТВО ЦИКЛИЧЕСКОГО ПРИОРИ-

ТЕТА (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано для построения различных устройств, управляющих доступом абонентов к общему ресурсу, например к памяти. Цель изобретения повышение быстродействия, Устройство содержит"три регистра 1 — З,,группу

4 элементов И-ИЛИ, элементы И группы

5, элемент ИЛИ 6. Однотактный режим работы устройства, значительно умень. шая время реакции системы, .позволяет учитывать максимальное число возникших к моменту выбора запросов, что обеспечивает для них строгое соблюдение циклического приоритета и сокращает простои оборудования, 1 ил.

1472904

Изобретение относится к вычислительной технике и автоматике и может быть использовано для построения различных устройств, управляющих доступом абонентов к общему ресурсу, например к памяти, Целью изобретения является повышение быстродействия устройства.

На чертеже приведена схема уст- 10 ройства, Устройство содержит регистры 1, 2 и 3, группу 4 элементов И-ИЛИ, группу 5 элементов И, элемент ИЛЙ б, установочный вход 7 устройства, за- 15 просные входы 8 устройства, тактовый вход 9 устройства, выходы 10 устройства, вход 11 считывания устройства.

Устройство работает следующим образом. 20

В исходном состоянии по сигналу на входе 7 регистры 1 и 2 обнуляются а в одном из разрядов регистра 3 (например, в последнем) устанавливается "1" при "0" в остальных раз- 25 рядах. "1" из регистра 3 устанавливает на выходах всех элементов И-ИЛИ группы 4 1

В данном состоянии устройство готово к обработке запросов с входов 8. 30

Обработка начинается при подаче так-г тового сигнала 9 на регистр 1. Установленные в "0" разряды регистра 2 посредством элемента .ИЛИ 6 запрещают: перепись нулевого кода в регистр 3, что сохраняет в нем текущий разряд отсчета циклического приоритета неза" видимо от длительности пауз при поступлении запросов.

Пусть, например, с входов 8 при 40 подаче тактового сигнала с входа 9 в регистр 1 поступают запросы, с инверсных выходов регистра 1 на соответствующие входы элементов И-ИЛИ поступают 0; в результате на.выходах элементов И-ИЛИ вЂ” 0000...1. Срабатывает первый элемент И группы 5 и по тактовому сигналу с входа 9 переводит регистр 2 в состояние 1000..,0, при котором начинается обслуживание запроса. После этого происходит пере лись кода из регистра 2 в регистр 3 по тактовому сигналу с входа 11, и устройство после окончания цикла текущего обслуживания в один такт, . 55 осуществляет выбор следующего запро- са, Однотактный режим, значительно уменьшая время реакции системы, позволяет учитывать максимальное число возникших к моменту выбора запросов, что обеспечивает для них строгое соблюдение ци кличе ско ro приоритет а и сокращает простои соответствующего оборудования.

Формула и з о б р е т е н и я

Устройство циклического приоритета,.содержащее три регистра, элемент

ИЛИ, группу элементов И, первый вход каждого элемента И группы подключен к прямому выходу одноименного разря; да первого регистра, выход каждого элемента И группы соединен с информационным входом одноименного разряда второго регистра, выходы второго регистра являются выходами устройства и соединены с нулевыми входами одноименных разрядов первого регистра, входы сброса которого и второго регистра и единичный вход .последнего разряда третьего регистра соединены с установочным входом устройства, каждый запросный вход устройства соединен с информационным входом одноименного разряда первого регистра, отличающееся тем, что, с целью повышения быстродействия, в него введена группа элементов .

И-ИЛИ, причем выходы второго регистра подключены к одноименным информационным входам третьего регистра и входам элемента ИЛИ, выход которого соединен с входом управления приемом информации третьего регистра, каждый выход которого подключен к первому входу одноименного элемента И-ИЛИ группы, тактовый вход третьего регист ра подключен к входу считывания устройства, инверсный выход каждого разряда первого регистра подключен к второму входу одноименного элемента И-ИЛИ группы, выход каждого i-го элемента И-ИЛИ группы (i = 1...,, и-1, n — число запросных входов устройства) соединен с вторым входом (i+1)-го элемента И группы, выход каждого j-ro элемента И-ИЛИ группы (j = 1. .., n-2) соединен с третьим входом (j+I)-го элемента И-ИЛИ группы, выход последнего элемента И-ИЛИ группы соединен с третьим входом

I первого элемента И-ИЛИ группы и вторым входом первого элемента И группы

t тактовый вход устройства соединен с тактовыми входами первого и второго регистров.