Функциональный преобразователь
Изобретение относится к области вычислительной техники и предназначено для использования в системах управления гибкими автоматизированными производствами, технологическими процессами, в специализированных вычислительных устройствах. Цель изобретения - расширение функциональных возможностей за счет дополнительного вычисления функций AT<SP POS="POST">1/3</SP>, LNT путем аппаратурной реализации разрядных свойств преобразуемых функций. Алгоритм преобразования состоит из двух этапов. На первом этапе развертка функции осуществляется "крупным" шагом в некотором "среднем" Q-м разряде с использованием локальных трендов Q-го разряда, и приращение функции реализуется квантами 2<SP POS="POST">-</SP> @ . На втором этапе ведется развертка "мелким" шагом в "младшем" λ-м разряде, а функция изменяется квантами 2<SP POS="POST">-</SP> @ . В преобразователь введены третий (накапливающий) сумматор 8, пятый двухразрядный регистр 5, третий триггер 15, четвертый элемент И 19, четвертый элемент задержки 25, элемент 2И-ИЛИ 26. Дополнительно введенное оборудование позволяет реализовать развертывающее преобразование функций AT<SP POS="POST">112</SP>,AT<SP POS="POST">113</SP>, LNT путем вычисления различным образом локальных трендов Q-го разряда. Существенное расширение функциональных возможностей устройства достигается при незначительном увеличении оборудования и сохранении высоких точностно-временных характеристик. 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ÄÄSUÄÄ 1481750 А1 дц,1 G 06 F 7/544
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР,Я !, г
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АSTGPGHOMV СВИДЕТЕЛЬСТВУ
Ф
1 (21) 4320444/24-24 (22) 08.09.87 (46) 23.05.89. Бюл. № 19 (71) Гомельский конструкторско-технологический и экспериментальный институт по техническому перевооружению и подготовке производства (72) Г. И. Кашалов (53) 681.325 (088.8) (56) Смолов В. Д. ФункционалЬные преобразователи. Л.: Энергоиздат, 1981, с. 248, рис. 3.5.
Авторское свидетельство СССР № 1300466, кл. Ci 06 F 7/552, 1985. (54) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к области вычислительной техники и предназначено для использования в системах управления гибкими автоматизированными производствами, технологическими процессами, в специализированных вычислительных устройствах. Цель изобретения — расширение функциональных возможностей за счет дополнительного вычисления функций at, lnt путем аппара2 турной реализации разрядных свойств преобразуемых функций. Алгоритм преобразования состоит из двух этапов. На первом этапе развертка функции осуществляется
«крупным» шагом в некотором «среднем»
q-м разряде с использованием локальных трендов q-го разряда, и приращение функции реализуется квантами 2 . На втором этапе ведется развертка «мелким» шагом в «Младшем» Х-м разряде, а функция изменяется квантами 2 ". В преобразователь введены третий (накапливающий) сумматор 8, пятый двухразрядный регистр 5, третий триггер 15, четвертый элемент И 19, четвертый элемент задержки 25, элемент 2И вЂ” ИЛИ 26.
Дополнительно введенное оборудование позволяет реализовать развертывающее преобразование функций at ", at ", !nt путем вычисления различным образом локальных трендов q-го разряда. Существенное расширение функциональных возможностей устройства достигается при незначительном увеличении оборудования и сохранении высоких точностно-временных характеристик.
1 ил.
1481750 (1) (2) (3) о
A,S (i)=L(I+ !) — L(I)=„A К, A S(j)=A S(I+1) — "S(I)=S Ч ; где L,(j), Л"S,(i), A,ЯсО) — . соответственно
1-е интервал постоянства, локальный тренд и разность первого порядка локальных трендов
i-го разряда функции;
Лср,; A rpj; Л cp — /-е разности соответственно первого, второго и третьего порядков обратной функции Ф(/), рассматриваемой на сетке ={t=nhy; л=0,1,2...;
h(p=2 }.
Меандр i-ro разряда функции F(t) состоит из интервалов постоянства L(j), на которых i-й разряд имеет постоянное значение — только 1 йли только О. 3а интервал постоянства L(i) функция изменяется на квант, т. е. F(tj+;)=F(t, )+2, где /; — узел неравномерной сетки в ={/,+1=1 h;„; c=
=0,1,2...}, шаги которой h;,=L;(j).
Для получения высокой скорости целесообразно вести развертку «крупным» и
«мелким» шагами. В этом случае преобразование состоит как бы из двух этапов.
На первом этапе ведется развертка «крупным» шагом в некотором «среднем» q-м разряде (j7«).
Развертка «крупным» шагом осуществляется до тех пор, пока не выполняется условие ф»
tp+2 t j (4) где Д вЂ” узел неравномерной сетки, шаг которой Ь«,=Lq(i);
Ь ь — узел равномернои сетки 03j,={tj=
=I hgiI=0,1,2...; Ьь=2 }.
Изобретение относится к области вычислительной техники и предназначено для использования в системах управления гибкими автоматизированными производствами, технологическими процессами, в специализированных вычислительных устройствах.
Цель изобретения — расширение функциональных возможностей за счет дополнительного вычисления функций at I и lnt.
На чертеже представлена функциональная схема преобразователя.
На схеме обозначены регистры 1 — 5, сумматоры 6 — 8, счетчики 9 и 10, коммутаторы 11 и 12, триггеры 13 — 15, элементы
И 16 — 19, элементы ИЛИ 20 — 21, элементы 22 — 25 задержки, элемент 2И вЂ” ИЛИ 26, генератор 27 тактовых импульсов, схема 28 сравнения, тактирующий вМд 29 преобразователя.
Преобразователь функционирует по следующему алгоритму.
Для функции F(t) имеется взаимообразная функцияФ(1), причем производная F(t)=
1/Ф (/):
При этом
4 функция
При этом изменяется на квант 2
Когда выполнится условие (4), осуществляется переход к развертке «мелкиь . шагом в младшем Х-м разряде. Второй этап преобразования осуществляетСф до тех пор, пока не выполнится условйе
» j+ 2 tl (5) >О где tj gt>yj;jj-(j +2)L
В общем виде метод преобразования функций at, at, In t запишется следующим образом:
15 Lq(p+ ) «(р)+ фФУ этап 1 1 » Х Lд(п)
wo (Ф+ )= (+ )+2 „
Ех(/+11=1, (р+1)/2" q=C p++ll, 20 этап 2 tj". =3;+ j+Lq(I+1);
F(t; g)=F(t; j)+2, где C>y — константа.
Для функции In t текущее значение локального тренда определяется из выражения
25 A"$,(р)= .,(p) (2 +2 q.); для фчнкцви а ь з р) S,(p 1)+ Sq(p 1) для функции
at » ар оSq(p) — константа
При этом для функции at $ р Л5,(р)— константа.
30 Начальные значения L (0)=A уо, Л"S (0)=
A q>o, где Асро и A pj s — конечные раз2 2 ности взаимообратной функции Ф(/) на р»вномерной сетке с шагом 2 . В качестве начального значения функции берется ее значение F(t0) При переходе с первого этапа
35 на втоРой
,+1 — —,,, r ä, ц=-F(t y > ) . г
Второй этап реализует в границах интервала постоянства 1.,(р+1), непрерывной
40 строго монотонной функции F(t) ее интерполяцию линейной функцией Vq, р+! с производной
V, Р+ =2 «/L,(ð+1).
Тогда максимальная
«вертикали» погрешность но
8 (p+1)= (р+1) а=
Е.".. .8 Ж В
4(р+1) (8)
Номер q разряда, в котором осуществляется развертка «крупным» шагом при за45
Максимальная погрешность по «горизонтали» в границах интервала постоянства
ziл.- а (p+1)=Z (Ьф — Е,(р+1)/ 2 )=
j=o
1/2A "Sq+ (2p+2) (7) !
48175и
5 данной погрешности преобразования М р
Йм®(2 . опрелеляется из выряжени
Чq)X — 1 — 1од2(- -"- — „-), л(„ (9)
Л V лp+"где Л тр+).i Л
q+ z. где )(— - целое с избытком.
В схеме устройства в регистре I хранится сдвинутое «a qi разрядов в сторону младших значение интервала постоянства (при развертке функции (и t) или значение разности локальных тренлов первого порядка
Л S,(р) (при развертке функции al ) .
В сумматоре 6 ))ычисляется (при развертке
ln t, at ) или хранится (при развертке а1 ) текущее значение локального тренда.
В сумматоре 8 вычисляется текущее значение интервала постоянства, в сумматоре 7— значение лр)умснта t„q. или t;+z, которые хранятся соответственно в регистрах 3 и 4.
Значение преобразуемой функции хранится в регистре 2, знлченис узла т -- в счетчике 9. двоичный код, залающий преобразу.м)K) функци)о -- в регистре 5. Счетные импульсы с весом 2 (l может принимать одно из значении: 0,1,2,...) поступают на вхОл. 29 пре))б)разователя.
Преобразователь работает следующим образом.
В исходном состоянии в регистры 3 и 4 и накапливакнций сумматор 8 записан Двоичный код интервала постоянства L,{0), в регистр 5 при преобразуемой функции F(t)=
=tnt записан двоичный код «10», для функции at t» †«01»; at - - †«00», счетчики 9 и 10, регистр 2, триггеры 13---15 обнулены. Счетный импульс с входа 29 устройства поступает на счетчик 9, увеличивая его содержимое на
2 и через элемент ИЛИ 21 — на счетный вход второго триггера 14, переключая
его в единицу, а также обнуляет младшие (Х вЂ” q)-e разряды второго счетчика 10. Единица с прямого выхода триггера 14 поступает иа вторые входы элементов И 16 и 17.
Элемент И 16 открыт по первому входу сигналом логической единицы с инверсного выхода первого триггера 13. Двоичный код, задающий преобразуемую функцию, например F(t)=lnt(«10»), поступает с регистра 5 иа первый. вход элемента И 19 и третий вход элемента 26 2И вЂ” ИЛИ:(2 =1). Тактовый импульс с генератора 27 тактовых импульсов, пройдя открытый элемент И 16, поступает на счетный ахоп, третьего триггера 15, переключая его в единицу. Кроме того, такГ!)Вый им их . I I с чсрt ;3 <»1< «Ic II Г 24 задержки и открытый сигналами логической «1» с второго разряда пят го I)ci Hc) 1)H 5 и прямого выхода третьего триггер,з 15 элемент И 19 поступает ня вход ря31)cilia)IHH 3t)HHcH первого регистра I и накапливающего сумматора 6. В результате в регистр 1 и накап ливающий сумматор 6 осуществляется запись лвоичног0 коля с иыхола сумматора 8 со сдвигом соответственно на ql u qp разрядов в сторону младших. Затем на выхоле элемента 2И вЂ” ИЛИ 26 появляется «1», которая поступает ня тактирующий вход сумматора 6.
В результате выполнения операции сложения на выходе сумматора 6 появляется лвоичный код локального тренда Л" 5,(p!.
Слелующий тактовый импульс переключает триггер 15 в «0», при этом содержимое второго счетчика 10 увеличивается на квант 2 . Елиница с инверсного выхола
20 триггера 15 поступает и:) тлктируl<)ll)HH вход накапливающего сумматора 8, разрешает выполнение операции сложения, в результате которой вычисляется текущий интервал постоянстваа I,(p+ I ) .
Кол с выхола сумматора 8 поступлст
25 через перль)й коммутлтор 11 на вход вто рого слагаемого комб)) пационного сумматора
7, на вход псрвого слагаемого котор. ) поступает кол с выходя третьего регистра,).
В результате выполнения операции сложения на выхолс сумматора 7 появляется двоичный кол аргумента tp).), который посту1 паст на вторую круппу информационных входов схемы 28 сравнения. В схеме 28 сравнения код с l)I!xo Ià сумматора 7 срлвниВаЕтСЯ С КОДОх,. Р ° МЕНта, ПОСтУПаЮЩИ>М С выхода счетчик; )
Если / +г()., in выходе «меныне»
Ъ схемы 28 сравненииl:; )< тся «О». В этом сл)чае в регистр 4 зл )исывлстся код с выход.) сумматора 7. При I ..i ртке «крх пным» шаIoM в регистр 3 злп i<ывается код с выхо40 да. суммлто ., и, IHcHvo от результата сра внеil I. I.
При пояп )енин нл выходе «меньше» схемы 28 I):)вне .ия «!» триггер 13 переключается в «I:. и <()> с его инверсного выхода закрывает элемеfl I И 18, и в регистре 4
45 остается прежнее значение суммы интервяЛОВ ПОСТОянствя q-ГО разряда.
Реализуется переход к второму этапу преобразования, т. с. к развертке «мелким» шагом.
Тактовые импульсы через открытый сигналом «1» с прямого выхода триггера 13 элемент И 17 поступает на вход пересчета с весом 2 счетчика 10, увеличивая его содержимое на 2
На вход одного сляг le loio сумматора 7 поступает через коммутатор 12 кол, с выхода регистра 4, я на вход другого слагаемого поступает сдвинутый и коммутаторе 1! нл (Х вЂ” q) разрядов í стор )пу младших кол (р+1) -го интервала I)I)I.TI)IIIH ) вл q го р .зря148 I /50 да. В результате выполнения в сумматоре 7 операции сложения на его выходе появляется код аргумента /;, который сравнивается в схеме 28 сравнения с кодом с выхода счетчика 9. Код аргумента ф записывается в регистр 4 по импульсу, поступающему на вход синхронизации с выхода элемента ИЛИ 20.
Второй этап преобразования осуществляется до тех пор, пока на выходе схемы
28 сравнения не появится «1». Тогда триггер 13 переключается в «О», переключая в свою очередь триггер 14, логический «О» с прямого выхода которого закрывает элементы И 17 и 16. На этом вычисление текущего значения функции F(t) заканчивается, ее значение с выхода счетчика 10 записы, вается в регистр 2.
При поступлении следующего счетного импульса на вход 29 преобразователя повторяется описанный процесс.
При развертке функции at + в регистр 1 записывается двоичный код разности первого порядка локальных трендов Л 5,.(р), в регистр 5 — код «01». В результате при появ.лении «I» на прямом выходе третьего триггера 15 она поступает через открытый сигналом «1» с выхода первого разряда регистра 5 первый элемент И в элементе
2И вЂ” ИЛИ 26 на тактирующий вход сумматора 6. Далее в сумматоре 6 вычисляется локальный тренд А"3,(р) и вычислительный процесс аналогичен описанному при вычислении функции ln t.
При развертке функции аР регистр 1 обнуляется, в регистр 5 записывается код
«00», а в накапливающии сумматор 6 записывается локальный тренд Л Sq(p) При появлении «!» на инверсном. выходе триггера 15 выполняется операция сложения в сумматоре 8; в результате которой определяется текущее значение интервала постоянства .,(р+1). Далее вычислительный .процесс протекает так же, как и при преобразовании функции (и t или at I .
Формула изобретения
Функциональный преобразователь, содержащий два счетчика, первый и второй сумматоры, первый Й вторОй коммутаторы, с первого по четвертый регистры,. схему сравнения,, генератор тактовых импульсов, два триггера, два элемента ИЛИ, три элемента И, три элемента задержки, причем тактовый вход устройства соединен с первым входом первого элемента ИЛИ и со счетным входом первого счетчика, выходы которого подключены к первой группе входов схемы сравнения, вторая группа входов которой соединена с выходами второго сумматора и с информационными входами третьего и четвертого регистров, выходы которых подключены к первому и второму информационным входам второго коммутатора, входом первого сумматора, информационный
50 и тактовый входы третьего сумматора подключены соответственно к выходу первого сум55 матора и инверсному выходу третьего триггера, а вЫход — к информационному входу первого коммутатора, второй вход четвертого элемента И подключен к выходу третьего элемента задержки, вход которого, объединенный с входом третьего триггера, соединен с выходом первого элемента И, пря8 выход которого соединен с входом первого слагаемого второго сумматора, вход второго. слагаемого которого подключен к выходу первого коммутатора, управляющие входы первого и второго коммутаторов соединены с прямым выходом первого триггера, инверс-.. ный выход которого соединен с первым входом первого элемента И, второй и третий входы которого соединены соответственно с прямым выходом второго триггера и выходом генератора тактовых импульсов, соединенного с первым входом второго элемента И, второй и третий входы которого подключены к прямым выходам второго и первого триггеров соответственно, выход второго элемента И !
5 соединен со счетным входом второго счетчика и через первый элемент задержки с первым входом первого элемента ИЛИ, выход которого подключен .к синхровходу четвертого регистра, выход второго эле- . мента задержки соединен с синхровходом третьего регистра и первым входом третьего элемента И, второй вход которого соединен с инверсным выходом первого триггера, а выход. — с вторым входом первого элемента ИЛИ, вход и прямой выход первого триггера соединены с выходом
«Меньше» схемы сравнения и с вторым входом второго элемента ИЛИ, выход которого подключен к.счетному входу второго триггера, выходы первого регистра соединены с входами первого сумматора, выходы
30 второго счетчика подключены к входам второго регистра, отличающийся тем, что, с целью расширения функциональйых возможностей.за счет дополнительного вычисления функций аР и tnt, в него дополнительно введены третий сумматор, пятый регистр, тре35 тий триггер, четвертые элемент задержки и элемент И, элемент 2И вЂ” ИЛИ, причем выход третьего сумматора соединен с входами записи первого регистра и первого сумматора со сдвигом соответственно íà qt
4О и р разрядов в сторону младших (где д1 и д — номера разрядов, содержащих первую и вторую единицу в двоичном коде числа е» вЂ” 1, q — номер разряда с разверткой «крупным шагом»), входы разрешения записи которых подключены к выходу
45 четвертого. элемента И, первый вход которого и первый вход элемента 2И вЂ” ИЛИ соединены с выходом второго разряда пятого регистра, выход первого разряда которого подключен к второму входу элемента 2И—
ИЛИ, выход которого соединен, с тактовым
1481756
Соетавнтель Г. Кашалов
Редактор Л. Гратнлло Техред И. Верес Корректо р В. Гн рн я к
Заказ 2690/49 Тираж 669 Подпн сное
ВНИИПИ Государственного комитета по изобретениям н открытиям прн ГКНТ СССР ! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5
Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101 мой выход третьего тригг@рд ацединен непосредственно с третьими входами четвертого элемента И и элемента 2И вЂ” ИЛИ и через четвертый элемент задержки — с четвертым входом элемента 2И вЂ” ИЛИ, с входом второго элемента задержки и с входом разряда с весом 2 4 второго счетчика, вход обнуления младших Х вЂ” q разрядов которого соединен с тактовым входом преобразователя, выход «Меньше» схемы сравнения подключен к синхровходу второго регистра.
