Двухканальное устройство для сопряжения двух электронно- вычислительных машин

 

Изобретение относится к вычислительной технике, может быть использовано для буферизации сообщений при обмене массивами информации между двумя электронными вычислительными машинами и является усовершенствованием известного устройства, описанного в авт.св. N 1180906. Целью изобретения является повышение помехозащищенности устройства при обмене информацией. Это достигается тем, что в устройство по авт.св. N 1180906 введен в каждый канал блок защиты от помех, состоящий из двух пороговых элементов (триггеров Шмитта), триггера синхронизации, развязывающего диода и зарядного конденсатора. 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 13 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

4ь О

«В

CO

CO сО

ГОСУДАРСТВЕННЫЙ КОМИТЕТ пО изОБРетенийм и ОтнРытиям

ПРИ П1НТ СССР

1 (61) 1.180906 (21) 4333435/24-24 (22) 24.11.87 (46) 15.07.89. Вюл. У 26 (72) М.М.Дрок и P.Â.Ðàáåøêî (53) 681.325(088.8) (56) Авторское свидетельство СССР

1« 1180906, кл. G 06 F 13/00, 1984. (54) ДВУХКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

СОПРЯЖЕНИЯ ДВУХ ЭЛЕКТРОННО-ВЫЧИСЛИТЕЛЬНЫХ МАШИН (57) Изобретение относится к вычислительной технике, и мвжет быть использовано для буферизации сообщеИзобретение относится к вычислительной технике и может быть использовано для буферизации сообщений при обмене массивами информации между двумя электронными вычислительными машинами.

Цель изобретения — повышение помехоэащищеиности устройства при обмене информацией, На фиг.l изображена блок-схема предлагаемого устройства; на фиг.2 схема блока защиты от помех; на фиг.3 — временные диаграммы, поясняющие работу блока защиты от помех.

Устройство I содержит блок 2 памяти, вторую 3 и первую группу 4 элементов ИЛИ, первый 5 и второй 6 элементы ИЛИ, первый 7 и второй 8 каналы, каждый иэ которых содержит вторую

9 и первую 10 группы элементов И, информационные входы — выходы (линия)

1l устройства, первый элемент И 12, .,SU„„1494009 А 2

2 ний при обмене массивами информации между двумя электронными вычислительными машинами и является усовершенствованием известного устройства, описанного по авт.св. 1« 1180906, Целью изобретения является повышение помехозащищенности устройства при обмене информации. Это достигается тем, что в устройство по авт.св. Ф 1180906 вреден в каждый канал блок защиты от помех, состоящий из двух пороговых элементов (триггеров Шмитта) ° триггера синхронизации, развязывающего диода и зарядного конденсатора, 3 ил. элемент ИЛИ 13, второй элемент И 14 входы 15 считывания устройства, входы (линия) 16 записи устройства, регистр

17 адреса, дешифратор 18 адреса, триггер 19, тяктовые выходы 20 ЭВМ, элемент И-НЕ 21 элемент НЕ 22, третью группу элементов И 23, элемент

24 задержки, управляющие выходы 25, первую 26 и вторую 27 ЭВМ, блок 28 защиты от помех, содержащий первый пороговый элемент 29 (триггер Шмитта), раэвязывающий диод 30, второй пороговый элемент 31 (триггер Шмит-, та), триггер 32 и зарядный конденсатор 33.

Устройство работает следующим образом, ЭВМ 26 в адресной части цикла "Вывод" передает по линии 11 адрес ячей-. ки блока 2 памяти, в которую необходимо записать информацию. На входе!

494009 блока 28 при этом присутствует высокий потенциал "1".

Дешифратор 18 дешифрирует адрес и в случае принадлежности его адресному 5 полю блока 2 подает сигнал на информационный вход триггера 19, который устанавливается в "1". Сигнал с выхода триггера 19 поступает на первый вход элемента И-НЕ 21 канала 7 на !0 втором входе которого присутствует высокий потенциал "1" с выхода элемента И-НЕ 21 канала 8 и вызывает .на его выходе появление сигнала "011.

На выходе элемента HE 22 появляется 15 разрешающий сигнал "1", который поступает на вторые входы элементов И 9, 10, 12 и 14.

С некоторой задержкой (после установки адреса) ЭВМ 26 устанавливает 20 на выходе 20 сигнал "0", который появится на выходе блока 28, стробируя при этом регистр 17 и триггер 19 для записи в них информации.

В момент появления переднего фрон- 2 та положительного импульса помехи

{фиг.3) вход триггера 31 ц!митта (фиг.2) отключается от выхода триггера 29 Имитта, так как к диоду 30 приложено обратное напряжение. Конденса- 30 тор 33 начинает заряжаться через больное входное сопротивление триггера 31 Имитта. После окончания ложного импульса конденсатор 33 быстро разрядится через диод 30 и малое выходное сопротивление триггера 29

Шмитта. Подбором емкости конденсатора 33 обеспечивается достижение напряжением на конденсаторе 33 уровня переключения шшь при поступлении 40 полезного (более длительного) импульса. При этом амплитуда всплесков напряжений на конденсаторе ниже, уровня переключений, Таким образом, ложные импульсы не проходят через триггер 4

31.Ымитта. Выходной сигнал триггера

3I Шмитта служит для сброса триггера 32.

Спустя некоторое время после устанонки адреса первой ЭВМ 26 вторая ЭВМ 27 также начинает выполнять цикл "Вывод, т.е. помещает адрес на линии

11 канала H. Дешифрирование адреса дешифратором 18,работа блока 28, установка триггера 19 в "1" и запись адреса в регистр 17 происходят так же, как и дпя канапа 7, Однако разрешающий сигнал н» выходе элемента НЕ 22 не появляется, поскольку элемент

И-НЕ 21 блокируется по второму входу сигналом "0" с выхода элемента И-НЕ канала 7, После установки ЭВМ 27 адреса на выходе 20 ЭВМ появляется сигнал 0, что приводит к ааиоминанию записанной информации в регистр 17 и триггер 19 канала S, После адресной части 3ВМ 26, а с некоторой задержкой и 3ВМ 27 помещают на линии 11 данные, которые необходимо запис.ать в блок 2 памяти, после чего на линии 16 устанавливается сигнал "Вывод". Так как на втором входе элемента И 14 присутствует сигнал

"1", то сигнал "Вывод" через элемент

И!П! 6 поступает на управляющий вход

"Запись" блока 2, При этом на адресных и информационных входах блока 2 присутствуют соответственно адрес с выхода элементов И 23 через элементы

И!1И 4 и данные с выхода элементов И

9 через элементы HJIH 3, следовательно, происходит операция записи выданных ЭВМ 26 данных по необходимому адресу. Одновременно сигнал Выводи с элемента И 14 через элемент IIJIVI 13 поступает на элемент 24 задержки, с выхода которого через заданное время поступает по входу 25 в ЭВМ 26. В результате сигнал "Вывод" устанавливается в 0, снимаются данные с линии 11 и устанавливается высокий уровень "!" на выходе 20. Одновременно сигнал "Вывод" на входе 16 канала 8 никаких действий не производит, так как он блокируется элементом И 14, на втором входе которого присутствует сиги л "0" с выхода элемента НЕ 22.

Как только на выходе 20 ЭВМ 26 установится сигнап "1", триггер 19 и регистр 17 устанавливаются в "0", поскольку на линии 11 информация отсутствует. На выходе элемента И 21 появII в ляется сигнал 1, на выходе элемента

HE 22 — "0", а на выходах элемента

И 21 и элемента НЕ 22 канала 8 — соответственно "0" и "1, Сигнал нВывод" с входа 16 через элемент VJI?I 6 поступает на управляющий вход "Запись" блока 2, производя операцию записи, и через элемент ИЛИ 13 — на элемент 24 задержки. Завершение цикла .

"Вывод" для ЭВМ 27 завершается аналогично, описанному для ЭВМ 26.

Если во время операции "Запись" выполняющейся со стороны 3BN 27, ЭВМ 26 начинает выполнять цикл "Ввод" и мещая адрес нз линию !1, то проис1494009 ходит запоминание адреса в регистре

17, установка в "!" триггера 19 и присутствие сигналя "l" на входе 15, Данное состояние сохраняется до момента установления триггера 19 канала 8 после окончания цикла "Вывод" в состояние "0", что приводит к разблокированию элемента И-HF. 21 канала 7 и как следствие к появлению сиг- Ið нала "1" на выходе элемента HE 22.

Сигнал "Ввод" через элемент И !2 поступает на управляющий вход блока 2, производя считывание информации из блока 2 по заданному адресу, и через 15 элемент ИЛИ 13 и элемент 24 задержки— на вход 25, инициируя тем самым завершение цикла "Ввод" со стороны ЭВМ

26 °

В случае одновременного обращения 20

ЗВМ 26. и 27 к устройству I, т ° е. одновременного помещения адреса на линии 1! происходит установление триггеров 19 в "1", запоминание адресов в регистрах !7 и присутствие сиг- 25 налов "BBop," или пВывод" на одном из входов !5 и 16 соответственно каналов 7 и 8 °

Так как элементы И-HF. 21 с их взаимными связями представляют собой 30

RS-триггер, то одновременное поступление на их первые входы сигналов "1" с триггеров 19 приводит к неопреде-. ленному (непредсказуемому) состоянию выходов элементов И-ИЕ 21. Однако это состояние будет одним из двух: на выходе элемента И-НЕ 21 канала

7 присутствует сигнал "0", а на выходе элемента И-HF, 21 канала 8

"1" (или наоборот), Таким образом, работа устройства 1 в дальнейшем происходит аналогично работе, описанной для режима последовательного обращения ЭВМ к устройству сопряжения. формула изобретения

Двухканальное устройство для со-, пряжения двух электронно-вычислительных машин по авт.св. В 1180906, о тл и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности устройства при обмене информацией, в каждый канал устройства введен блок защиты от помех, состоящий из двух пороговых элементов, зарядного конден сятора, рязвязывяющего диода и триггера синхронизации, причем в каждом канале установочный вход триггера синхронизации соединен с входом устройства для подключения к тактовому выходу соответствующей электронновычислительной машины и входом первого порогового элемента, инверсный выход которого подключен к катоду рязвязывяющего диода, анодом подключенного к входу второго порогового элемента и через зарядный конденсатор — к щпне нулевого потенциала устройства и информационному входу триггера синхронизаций, синхровход которого соединен с инверсным выходом второго порогового элемента, инверс.-.. ный выход триггера синхронизации подключен к синхровходам триггера и регистра адреса того же канала, 1494009

АУ 2

Составитель В.Вертлиб

Редактор А.Ревин Техред Л.Сердюкова Корректор Э.Лончакова

Заказ 4111/45 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101