Устройство для программного управления технологическими процессами

 

Изобретение относится к вычислительной технике и автоматике и может найти применение при построении программируемых контроллеров, устройств и систем программного управления технологическими процессами. Цель изобретения - расширение области применения на основе реализации динамического останова и продвижения процессов. Устройство для программного управления содержит блок памяти адресов, блок памяти, блок стековой памяти, регистр адреса, счетчик адреса, счетчик длины линейной последовательности нанокоманд, два счетчика глубины стека, счетчик синхронизации, два дешифратора глубины стека, дешифратор синхронизации, два триггера фиксации метки, триггер запуска, триггер установки, два триггера управления, генератор, одновибратор, блок элементов ИЛИ, блок элементов суммы по модулю два, элемента И, ИЛИ, И-НЕ, задержки. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1495746 (51) 4 05 В 19/18, 19/417

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCH0MV СВИДЕТЕЛЬСТВУ

TEtt7h> 1,,, „ .„"цр иБЛ 10 !, =,- а

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

Г10 ИЗОБРЕТЕНИЯМ И 07НРЫТИЯМ

ПРИ ГКНТ СССР

;(21) 4293628/24-24 (22) 03.08.87 (46) 23.07.89. Бюл. ¹ 27 (72) В. А. Мельников, А. В. Дигоран, А. Д. Раевский и 1О. M. Бирюков (53) 621.503.55(088.8) (56) Авторское свидетельство СССР № 1238035, кл. С 05 В 19/19, 1984.

Авторское свидетельство СССР . № 1328795, кл. G 05 В 19/417, 1986. (54) УСТРОЙСТВО ДПЯ ПРОГРАММНОГО УП

РАВЛЕНЦЯ ТЕХНОЛОГИЧЕСКИМИ ПРОЦЕССАМИ (57) Изобретение относится к вычислительной технике и автоматике и может найти применение при построении программируемых контроллеров, устройств и систем программного управления технологическими процессами.

Изобретение относится к автоматике и вычислительной технике и может найти применение при построении программируемых контроллеров устройств и сйстем программного управления, АСУ технологическими процессами.

Цель изобретения — расширение облэсти применения на основе реализации динамического останова и продвижения процессов.

Сущность изобретения состоит в повыпении производительности устройства путем оперативного копирования линейной последовательности команд управления и использования их копий в режиме гибкого управления двумя про, процессами.

На фиг. i представлена функциональная схема устройства для программного

Цель изобретения — расширение области применения на основе реализации динамического останова и продвижения процессов. Устройство для,программного управления содержит блок памяти адресов, блок памяти, блок стековой памяти, регистр адреса, счетчик адреса, счетчик длины линейной последовательности нанокоманд, два счетчика глубины стека, счетчик синхронизации, два дешифратора глубины стека, дешифратор синхронизации, два триггера фиксации метки, триггер запуска, триггер установки, два триггера управления, генератор, одновибратор, блок элементов ИЛИ, блок элементов суммы по моду- а лю два, элемента И, ИЛИ, И-НЕ, задержЖ ки. 2 ил. управления технологическими процессами; на фиг. 2 — функциональная схема блока стековой памяти.

Устройство для программного управления технологическими процессами (фиг. 1) содержит блок 1 памяти адресов, блок 2 памяти, блок 3 стековой памяти, регистр 4 команд, регистр 5 логических условий, регистр 6 адреса, счетчик 7 адреса, счетчик 8 длины линейной последовательности нанокоманд, первый счетчик 9 глубины стека, второй счетчик 10 глубины стека, счетчик 11 синхронизации, первый дешифратор 12 глубины стека, второй дешифратор 13 глубины стека, дешифратор !

4 синхронизации, первый 15 и второй

16 триггеры фиксации метки, триггер

17 запуска, первый 18 и второй 19 ь."

3 149574 триггеры управления, триггер 20 установки, генератор 21 тактовых импульсов, одновибратор 22, блок элементов

ИЛИ 23, первый 24, девятый 25, и одиннадцатый 26 элементы ИЛИ, блок

27 элементов суммы по модулю два, элемент 28 задержки, второй 29, пятый

30 и четвертый 31 элементы ИЛИ, элемент И-НЕ 32, первый 33 и второй 34 элементы НЕ, третий 35, восьмой 36, шестой 37 и седьмой 38 элементы ИЛИ, .третий 39, второй 40, седьмой 41, восьмой 42, четвертый 43, пятый 44, шестой 45 и первый 46 элементы И. 15

На фиг. 1 обозначены также информационный вход 47 устройства, вход

48 логических условий устройства, установочный вход 49 устройства, третий 50 и четвертый 51 управляющие 20 входы устройства, первый 52 и второй

53 управляющие входы устройства, первый управляющий вход 54 блока стековой памяти, информационный вход 55 блока стековой памяти, тактовый вход 25

56 блока стековой памяти, второй управляющий вход 57 блока стековой памяти, первый управляющий выход 58 . блока стековой памяти, первый информационный выход 59 блока стековой памяти, второй управляющий выход 6Q блока стековой памяти, второй информационный выход 61 блока ст ковой памяти, первый 62 и второй 63 управляющие выходы устройства. 35

Блок 3 стековой памяти (фиг. 2) содержит блоки 64. 1-64.п регистров (где и — глубина стека)», первый 65 и второй 66 коммутаторы.

Работа устройства начинается путем 40 подачи на вход 49 сигнала начальной установки..Импульс начальной установки через элемент ИЛИ 31 поступает на

R-входы регистра 5 логических условий, счетчиков 9 и 10 глубины стека, 45 счетчика 8 длины линейной последовательности нанокоманд, регистра 6 адреса, триггера 17 запуска, счетчика

11 синхронизации и через элемент

ИЛИ 30 на.R-входы первого 15 и второго триггеров 16 фиксации метки, через элемент ИЛИ 29 íà R-вход регистра 4 команд, через элементы ИЛИ 37 и 38 первого 18 и второго 19 триггеров управления, триггера 20 установки55

При поступлении команды, определяю щей адрес программы формирования команд управления, на вход 47 устройства команда через элемент ИЛИ 24 на выходе одновибратора 22 формирует rmпульс. Этот импульс поступает на вход синхронизации регистра 4 команд, обеспечивая тем самым запись кода с входа 47 устройства в регистр 4 команд..

Одновременно с записью информации в регистр 4 команд импульс на выходе одновибратора 22 устанавливает триггер 17 запуска в единичное состояние.

Уровень логической единицы с выхода триггера 17 запуска разрешает формирование тактовых импульсов на выходе генератора 21 для синхронизации работы устройств*а. Импульсы с выхода генератора 21 через элемент И 46 поступают на вход счетчика 11 синхронизации. Прохождение тактовых импульсов через элемент И 46 обусловлено тем, что счетчик 8 длины линейной последовательности нанокоманд находится в нулевом состоянии и поэтому на выходе элемента НЕ 32 состояние логической единицы.

При изменении состояния счетчика

11 синхронизации на первом выходе дешифратора 14 синхронизации появляется сигнал логической единицы. Этот сигнал передним фронтом обеспечивает перезапись информации из регистра 4 команд через блок элементов ИЛИ 23 в регистр 6 адреса. Очередной импульс генератора 21 вызывает, изменение состояния дешифратора 14 синхронизации.

Импульс с второго выхода дешифратора

14 поступает на входы синхронизации счетчиков 7 и 8, обеспечивая тем самым зались информации из соответствующих полей блока 1 памяти адресов в эти счетчики. Кроме того, этот же импульс через элемент ИЛИ 29 устанавливает в ноль регистр 4 команд.

Занесение кода в счетчик 8 длины линейной последовательности нанокоманд вызывает появление уровня логического нуля на выходе элемента И

НЕ 32. Это залрещает прохождение импульсов генератора 21 через элемент

И 46 на вход счетчика 11 синхронизации. В то же время на выходе элемента НЕ 33 появляется уровень логической единицы, что разрешает прохождение импульсов синхронизации с выхода генератора 21 через элемент И 40. На третьем входе элемента И 40 будет сигнал логической единицы, Это обусловлено тем, что счетчики 9 и 10 глубины стека находятся в нулевом со14957 стоянии. Следовательно, на первых выходах дешифраторов 12 и 13 глубины стека будет уровень логической единицы. Так как первые выходы дешифраторов 12 и 13 не соединены с входами

5 элементов ИЛИ 25 и 26, то на выходе элемента И 41 будет сигнал логического нуля. Этот сигнал поступает на вход элемента НЕ 34 и разрешает прохождение тактовых импульсов через элемент И 40 с выхода генератора 21.

Импульсы синхронизации с выхода элемента И 40 поступают на суммирующий вход счетчика 7 адреса, тем самым !5 обеспечивая последовательное считывание из блока 2 памяти.

Сосчитанные из блока 2 памяти наI . нокоманды поступают на вход 55 (фиг. 2) блока 3 стековой памяти. Эти 20 нанокоманды с выходов 59 и 61 блока

3 стековой памяти поступают на выходы

62 и 63 устройс тв а (фиг. 1 ) на управ ление исполнительными элементами, блоками. 25

Одновременно синхроимпульсы с выхода элемента И 40 поступают на вычитающий вход счетчика 8 длины линейной последовательности нанокоманд.

При достижении счетчиком 8 нулевого 30 состояния на выходе элемента И-НЕ 32 появляется сигнал логической единицы.

Этот сигнал через элемент И 46 разрешает прохождение импульсов сихрониза-. ции с выхода генератора 21 на вход счетчика 11 синхронизации. Одновременно с этим на выходе элемента НЕ 33 появляется сигнал логического нуля, который запрещает прохождение импульсов синхронизации с выхода генератора 40

21 через элемент И 40.

Очередной импульс с выхода генератора 21 изменяет состояние счетчика

11 синхронизации, что, в свою очередь вызивает возникновение импульса на 45 третьем выходе дешифратора 14 синхронизации. Этот импульс через элемент

ИЛИ 35 устанавливает в нулевое состояние счетчик 7 адреса. При следующем импульсе синхронизации на четвертом выходе дешифратора 14 синхронизации появляется импульс, который обеспечивает запись информации в регистр 5 логических условий из соответствующего поля блока 1 памяти адресов.

Следующий синхроимпульс вызывает появление на первом выходе дешифратора 14 импульса, обеспечивающего запись информации в регистр 6 адреса. 46

Информация в регистре 6 адреса формируется из кода номера следующей последовательности с поля 11 блока 1 памяти, дополняемой (в зависимости от хода процесса управления) информацией из регистра 5 логических, условий. Переменная часть адреса образуется путем модификации на блоке 27 элементов суммы по модулю два информации регистра 5 логическими условиями, поступающими с входа 48 устройства. Далее описанный цикл работы повторяет— ся. . В любой момент времени может быть подана команда на останов одного из двух выдаваемых процессов. Для останова продвижения первого процесса на вход 50 устройства подается импульс.

Этот импульс переводит триггер 18 управления в единичное состояние.,Сигнал логического нуля с инверсного выхода триггера 18 управления запрещает работу.дешифратора"!2 глубины стека. Это вызывает запрещение прохождения нанокоманд на выход 62 устройства через блок 3 стековой памяти. Сигнал логической единицы с прямого выхода триггера 18 управления разрешает прохождение импульсов синхронизации че.— рез элементы И 40 и 43 на суммирующий вход счетчика 9 глубины стека, определяющего величину задержки выдачи команд управления первого процесса.

B то же время уровень логической единицы с прямого выхода триггера 18 управления через элемент ИЛИ 36 устанавливает триггер 20 установки в единичное состояние. Это обеспечивает прохождение импульсов синхронизации через элемент И 45 и элемен1 28 задержки на вход 56 блока 3 стековой памяти. Поступающие синхроимгульсы производят последовательное занесение нанокоманд в стековую память, состоящую из блока регистров 64.1-64.п где и — глубина стека (фиг. 2).

Для перезапуска (рестарта) задержанного первого процесса с входа 52 устройства подается сигнал логической единицы. По этому сигналу через элемент ИЛИ 37 триггер 18 управления переходит в нулевое состояние. Уровень логической единицы с инверсного выхода триггера 18 управления разрешает работу дешифратора 12 глубины стека, который по входу 54 блока 3 стековой памяти разрешает считывание нанокоманд из соответствующего регистра

1495746 блока регистров 64.1-64.п через коммутатор 65 на выход устройства 62. Уровень логического нуля с прямого выхода триггера 18 управления запрещает прохождение импульсов синхронизации .через элемент И 43 на суммируиций вход счетчика 9 глубины стека. В результате этого команды управления первым процессом вьщают с задержкой Hà lp заданное число тактов относительно второго процесса.

Для останова продвижения второго процесса с входа 51 устройства подается сигнал логической единицы. По 15

1 этому сигналу триггер 19 управления переходит в единичное состояние. Уровень логического нуля с инверсного . выхода триггера 19 управления запрещает работу дешифратора 13 глубины 20 стека. Это запрецает прохождение нанокоманд управления вторым процессом на выход 63 устройства.

Уровень логической единицы с прямого выхода триггера 19 управления 25 разрешает прохождение импульсов синхронизации через элемент И 44 на суммируюций вход ачетчика 10 глубины стека. При этом, если первый процесс не был задержан, то через элемент ИЛИ 36 30 происходит установка триггера 20 снятия копии в единичное состояние. Для рестарта задержанного второго процесса.с входа. 53 устройства подается единичный сигнал, переводяций триггер 35

19 управления в нулевое состояние. .При этом происходит разрешение рабов ты дешифратора 13 глубины стека и запрецается прохождение импульсов синхронизацйи через элемент И 44 на сумми- 40 ь рующий вход счетчика 10 глубины стека.

Таким образом, команды считываются через соответствующий регистр блока регистров 64.4-64.11 блока 3 стековой памяти (фиг. 2} через коммутатор 66 45 на вход 63 устройства.

В том случае, если была произведена задержка выдачи одного из двух формируемых процессов, а затем другого, т. e. должна происходить Вьщача 50 копий обоих процессов с заданной задержкой одного относительно другого, то устройство работает следующим образом.

С выходов дешифратора 12 глубины стека код поступает на элемент ИЛИ 25, в результате чего на первом входе элемента И 41 будет уровень логической . единицы. В то же время код с выходов дешифратора 13 глубины стека поступает на элемент ИЛИ 26, что вызывает появление уровня логической единицы на втором входе элемента И 41.

Сигнал логической единицы с выхода

О элемента И поступает на вход элемента НЕ 34. Образованный на выходе элемента НЕ 34 сигнал логического нуля запрецает прохождение импульсов синхронизации через элемент И 40. В результате этого останавливается работа счетчика 7 адреса, счетчика.8 длины линейной последовательности нанокоманд, останавливается запись информации в блок регистров 64.1-64.п блока

3 стековой памяти. Одновременно с этим уровень логической единицы с выхода элемента И 41 разрешает прохождение синхроимпульсов с выходй генератора 21 через элемент И 42 на вычитаищие входы первого 9 и второго 10 счетчиков глубины стека..Вычитание происходит до тех пор, пока один из счетчиков не перейдет в нулевое состоянйе. При этом выдача информации на выходы 62 и 63 не прекрацается, Так как выходы денифраторов 12 и

l3 глубины стека, соответствующие состоянии счетчиков 9 и 10 глубины стека, не соединены с входами соответствующих элементов ИЛИ 25 и 26, то на выходе элемента ИЛИ 25 (26), соответствующего счетчику глубины стека с нулевым состоянием, появляется ypot вень логического нуля. В результате этого восстанавливается работа счетчика 7 адреса„счетчика 8 длины линейной последовательности нанокоманд, восстанавливается запись информации в блок регистров 64. l-о4.n блока 3 стековой памяти.

Таким образдм, сохраняется з адержка процессов относительно первоначального значения и между собой. В то же время счетчики глубины стека находятся в состоянии минимально возможного заполнения.

Окончание работы устройства происходит следующим образом.

Метка — признак окончания процесса по выходам 58 и 60 блока 3 стековой памяти в зависимости от соотношения задержки между процессами переводит поочередно триггеры 15 и 16 фиксации метки в единичное состояние. Уровень логической единицы с выхода элемента

И 39 через элемент ИЛИ 31 устанавливает элементы памяти устройства в ис9 1495746 ходкое (нулевое) состояние. Устройство для программного управления технологическими процессами го=.ово к формировании и выдаче очередного набора

5 команд управления.

Если в яериод между метками по одному и другому процессам приходит очередная команда на вход 47 устройства, то триггеры 15 и 1б фиксации метки устанавливаются в нулевое состояние через элемент ИЛИ 30 от име пульса на выходе одновибратора 22. В этом случае устройство продолжает работу аналогично рассмотренному. 15

Таким образом, устройство для программного управления технологическими процессами позволяет динамически производить останов и продвижение . процессов, что расширяет его функцио- g0 нальные возможности, а следовательно, и область целесообразного применения.

При последовательной организации формирования команд управления имеется низкая производительность, обус- 25 ловленная большими потерями времени на ожидание окончания выдачи подпроI граммы управления и невозможностью выдачи команд параллельно по несколь ким каналам. Данный недостаток снижает функциональные возможности устройства и, как следствие, ограничивает область его применения.

Например, для формирования двух идентичных подпрограмм управления по- 35 м требуется время, определяемое выражением

r теж) последовательно формируемых . идентичных фрагментов команд управления причем ; е1, n:0 .l1 П;„=Ф; аг(П1 П1 ) = 0

Тогда время формирования пЬдпрограмм управления определяется выражением и

Т „= 2 где Т ; — время формирования подпрограммы, Временное запаздывание 4Т, выдачи подпрограмм может быть оценено по формуле

В этом случае потери производительности устройства определяются выражением

Т -. Тоi 1 (П )

4Т,C 1 1

DV и 1

Таким образом, известное техническое решение по отношении к предложенному устройству для программного уп равления имеет сравнительную низкую производительность, а следовательно, и область применения °

Устройство для программного управления технологическими процессами может найти применение в программируемых контроллерах, ЭВМ при управлении идентичными процессами, АСУ, Т, (П„, n ) = 2 Tî,,, 40

Формула изобретения

Устройство дпя программного управления технологическими процессами, содержащее блок памяти адресов, блок памяти, регистр адреса, регистр команд, регистр логических условий, счетчик синхронизации, блок элементов

ИЛИ, триггер запуска, генератор тактовых импульсов, два элемента И, вы-, ход первого элемента И соединен со счетным входом счетчика синхронизации, выход регистра команд соединен

55 где Т вЂ” время формирования одной подпрограммы (П, П. ), причем

- (Г1) л(П) (Т

45 где "(П )- (П ) — момент начала выдачи команд управления.

Таким образом, дисциплина формироВания двух идентичных подпрограмм уп 50 равления, для которых справедливо выражение (1), временное запаздывание определится следующим выражением

Под программой управления П, (n1) может пониматься также и группа (кор.—. и

ЛТiс = Т . -д (П,, П,)» 0

1495746 с первым входом блока элементов ИЛИ, выход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с входом блока памяти адресов, первый выход поля разрядов адреса которого соединен с вторым входом блока элементов

ИЛИ, второй выход поля блока памяти адресов соединен с информационным вхо-10 дом регистра логических условий, прямой выход триггера запуска соединен с управляюцим входом генератора тактовых импульсов, о т л и ч а ю щ е— е с я тем, что, с целью расширения 15 области применения на основе реализации динамического останова и продвижения процессов, в устройство введены счетчик адреса,, блок элементов суммы по модулю два, счетчик длины по- 20 следовательности нанокоманд, одновибратор, элемент И вЂ” НЕ, два элемента

НЕ, дешифратор синхронизации, первый и второй счетчики глубины стека, два дешнфратора глубины стека, девять - 25 элементов ИПИ, блок стековой памяти, триггер установки, два триггера фик сации метки, два триггера управления, шесть элементов И, элемент задержки, причем информационный вход устройства 30 соединен с информационным входом регистра команд и с входом первого / элемента ИЛИ, выход которого соединен с входом одновибратора, выход которого соединен с S-входом триггера запу35 ска, выход генератора тактовых импульсов соединен с первыми входами первого- и второго элементов И, выход первого элемента И соединен с синхронизируюцим входом дешифратора синхро- 40 низации, вход которого соединен с выходом счетчика синхронизации, выход регистра логических условий соединен с первым входом блока элементов суммы по модулю два, вход логических 45 условий устройства соединен с вторым входом блока элементов суммы по модулю два, выход которого соединен с информационным входом регистра адреса, выход поля адреса нанокоманды блока памяти адресов соединен с информационныи входом счетчика адреса, выход которого соединен с входом блока памяти, выход поля числа нанокоманд блока памяти адресов соединен с информационным входом счетчика длины последовательности нанокоманд, нулевые выходы которого соединены с входами элемента И вЂ” НЕ, выход которого соединен с вторым входом первого эле-. мента И и с входом элемента НЕ, выход которого соединен с вторым входом второго элемента И, выход второго элемента И соединен с суммирующим входом счетчнка адреса, выход которого соединен с входом блока памяти, первый выход дешифратора синхронизации соединен с входом синхронизации регистра адреса, второй выход дешифратора синхронизации соединен с синхронизируюцими входами счетчика длины линейной последовательности нанокоманд, счетчика адреса и первым входом второго элемента ИЛИ, выход которого соединен с R-входом регистра команд, третий выход дешифратора синхронизации соединен с первым входом третьего элемента ИЛИ, выход которого соединен с R-входом счетчика адреса, четвертый выход дешифратора синхронизации соединен с входом синхронизации регистра логических условий, выход второго элемента И соединен с вычитающим входом счетчика длины линейной последовательности нанокоманд и суммирующим входом счетчика адреса, вь1ход одновибратора соединен с входом синхронизации регистра команд, выход блока памяти соединен с информационным входом блока отековой памяти, первый и второи информационные выходы которого соединены соответственно с первым и вторым управляюцими выходами устройства, первый и второй управляющий выходы блока стековой памяти соединены с S-входами соответственно первого и второго триггеров фиксации метки, прямые выходы которых соединены соответственно с первым и вторым входами третьего элемента И, выход которого соединен с первым входам четвертого элемента ИЛИ, второй вход которого соединен с установочным входом устройства, выход четвертого элемента ИЛИ соединен с первым входом пятого элемента ИПИ, вторым входом второго элемента ИЛИ, R-входом регистра адреса, R-входами регистра логических условий, первого и второго счетчиков глубины стека, счетчика длины линейной последовательности микрокоманд, счетчика синхрониз ации, К-входом триггера запуска, вторым входом третьего элемента IUIH, первыми входами шестого и седьмого элементов ИЛИ и R-входом триггера установки, первый и второй

I 49574б

14 управляющие входы устройства соединены с вторыми входами соответственна шестого и седьмого элементов ИЛИ, выходы которых соединены с R-входами соответственно первого и второго триггеров управления, третий и четвертый управляющие входы устройства соединены с S-входами соответственно первого и второго триггеров управления, выход одновибратора соединен с вторым входом пятога элемента ИЛИ, выход которого соединен с R-входами первого и второго триггеров фиксации метки, прямой выход первого триггера управления соединен с первым входом восьмого элемента ИЛИ и первым входом четвертого элемента И, выход которого соединен с суммирующим входом первого счетчика глубины стека, выход второго элемента И соединен свторым выходом четвертого элемента

И, первым входом пятого элемента И и первым входом шестого элемента И, выход пятого элемента И соединен с суммирующим входом второго счетчика глубины стека, прямой выход второго триггера управления соединен с вторым входом пятого элемента И и вторым входом восьмого элемента ИЛИ, выход которого соединен с S-входом триггера снятия копии, прямой выход которого соединен с вторым входом шестого элемента И, выходы первого и второго счетчиков глубины стека сое5 динены со входами соответственно первого и второго дешифраторов глубины стека, управляющие входы которых соединены с инверсными выходами соответственно первого и второго триггеров управления, выход шестого элемента И: через элемент задержки соединен с тактовым входом блока стековой памяти, выход первого дешнфратора глубины стека соединен с входом девятого элемента ИЛИ и первым управляющим входом блока стековой памяти, выход второго дешифратора глубины стека соединен с входом десятого элемента ИЛИ и вторым управляющим входом блока стековой щ памяти, выходы первого и второго деши@раторов гл бины стека соединены соответственно с первым,и вторым выходами седьмого элемент И, выход которого соединен с первым входом вось25 мого элемента И и входом второго элемента НЕ, выход генератора тактовых импульсов соединен с вторым входом восьмого элемента И, выход которого соединен с вычитающими входами перво

30 го и второго счетчиков глубины стека, выход элемента НЕ соединен с третьим входом второго элемента И.

1495746

Фиа 2

Составитель И. Швец

Редактор В". Данко " Те3фФф"АЯщщнук Корректор В. Гирняк

> Ф ф" ;

Заказ 426.4/44 Тираж 788 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС

КНТ ССгР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, r. УЖгород, у

И t l л Гага ина 101

P y

Ъ