Арифметико-логическое устройство

 

Изобретение относится к вычислительной технике и может использоваться для построения устройств арифметической и логической обработки двоичных чисел и чисел с иррациональным основанием, а также в устройствах обработки графической информации. Цель изобретения - расширение функциональных возможностей за счет выполнения операций в кодах с иррациональным основанием √2. Арифметико-логическое устройство содержит в каждом разряде мультиплексоры 1 - 3, элемент И 4, элементы ИЛИ 5 и 6 и триггер 7 с соответствующими связями. 1 ил. 5 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК 114 С 06 Е 7/38

ИЮНЕМ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

16 i

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4345382/24-24 (22) 17.12.87 (46) 23.07.89. Бюл. ¹ 27 (71) Специальное конструкторско-, технологическое бюро "Модуль" Винницкого политехнического института и Винницкий политехнический институт (72) А,11, Стахов, Н.А. Квитка, В,А. Лужецкий и М.В. Глебова (53) 681.325(088.8) (56) Авторское свидетельство СССР № 1309017, кл. G 06 F 7/38, 1975.„

Авторское свидетельство СССР № 920708, кл. G 06 F 7/50, 1979. .(54) АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО

„„SU„„1495782 А 1

2 (57) Изобретение относится к вычислительной технике и может использоваться для построения устройств арифметической и логической обработки двоичных чисел и чисел с иррациональным основанием, а также в устройствах обработки графической информации. Цель изобретения — расширение функциональных воэможностей за счет выполнения . операций в кодах с иррациональным основанием,. 1Г2, Арифметико-логическое устройство содержит в каждом разряде мультиплексоры 1-3, элемент И 4, элементы ИЛИ 5 и 6 и триггер 7 с соответствующими связями. 1 ил, 5 табл, 1495

Е=е „, (2) +...

n-i

+ 7 е 2, (5) Е=|2 2 е 2

)(Изобретение о тносится к вычислительной технике и может использоваться для построения устройств арифметической и логической обработки дво- .

5 ичных чисел и чисел с иррациональным основанием Р2, а также в устройствах обработки графической информации.

Целью изобретения является расширение функциональных возможностей 10 за счет выполнения операций в кодах с иррациональным основанием, На чертеже представлена схема арифметико-логического устройства (для трех разрядов). 15

Устройство содержит в каждом i-м разряде с первого по третий мультиплексоры 1;-3; соответственно, элемент И 4;, первый и второй элемент

ИЛИ 5;,6; соответственно, триггер 7., 20

1 вход 8 задания вида операции устройства, вход 9 начальной установки устройства, информационные входы 10

l первого мультиплексора 11, информационные входы ll второго мультиплек- 25

| сора 2;, информационный вход 12 устройства, стробирующий вход 13, мультиплексоров 1;,2 ., выхсд 14 результата устройства, выход 15, переноса

1 разряда устройства, первый и второй 30 информационные входы 16; и 17, третьего мультиплексора 3; соответственно, стробирующий вход l8 . третьего

1 мультиплексора 3;, управляющий вход

l9.; третьего мультиплексора 3,, вход

20 задания режима работы устройства, ° вход 21 разрешения работы устройства.

В системе счисления с основанием 1 2 числа П и Е изображаются следующим образом 40

D=d „, (12)" +..... +d, (i6) +d (l 2); (1) ° ° +е | (Ф +e p (E2) ° (2) 45

Веса разрядов кода с основанием |2 составляют последовательность ,...,4 2, 4, 2 42, 2, v2, 1. (3)

Иэ выражения (3) следует, что четные степени являются весами разрядов двоичного кода, а нечетные — весами двоичного кода, умноженными на 2.

С учетом этого числа (1) и (2) можно записать

| -| — tl-1

П=i/2 F d. 2 + K. <1; 2 (4) 55

1 |=о

782 4 где d.,d,е,е .е 0,1) и являются циф1 У )Э 1У рами двоично-кодированной системы счисления с основанием Г2, à i j для и-разрядных чисел принимают значения

j <0,3,5â ° ° .п 13, 1е(0,2,4,6, ° ° ° ...и-2 ).

Первые члены формул (4) и (5) составляют суммы нечетных разрядов кода, а вторые члены — суммь| четных разрядов кода с основанием Г2. Несмотря на то, что члены выражений (4),и (5) объединены общим основанием, они независимы друг от друга, а это позволяет осуществить одновременную независимую параллельную реализацию операции сложения четных и нечетных разрядов операндов, представленных в кодах с основанием Г2.

Сложение двух одноименных разрядов в двоичной системе, счисления с иррациональным основанием 1Г2 выполняется согласно табл.1.

Т а б л и ц а 1

0 + 0 = 0

0 + 1 = 1

1+1=100

Если в i-x разрядах (четных или нечетных) слагаемых имеются единицы, то как это следует из табл.1, единица переноса поступит в (i+2)-й разряд кода, в отличие от традиционной двоичной системы счисления, где единица поступает в (i+1)-й разряд.

По сигналам на входе 8 реализуются различные логические функции переменных D и Е, благодаря которым возможно выполнение 256 различных математических операций.

Арифметико-логическое устройство может работать в двух режимах: в режиме выполнения математических, операций над операндами, представленными в коде с основанием 2; в. режиме выполнения математических операций при двоичном представлении операндов.

Первый режим обеспечивается подачей единичного сигнала на вход 20, второй — подачей нулевого сигнала на вход 20 устройства, Рассмотрим работу устройства в режиме сложения чисел в коде с иррациональным основанием на примере i-ro разряда.

Перед началом выполнения любой математической операции на вход 22 подается команда "Сброс", которая. устанавливает триггер 7| в состояние "0".

1495

В триггер 7 заносится i-и разряд каI, да одного из двух чисел D и Е, участвующих в операции, например числа D для чего этот разряд подается на информационный вход 12, На вход 20 поступает единичный сигнал. Мультиплексор 1; настраивается с помощью сигналов с входа 8 И „ -И ;, подаваемых на группу входов 10,, на реализацию логической функции нозбуждения триггера DqvqD -сигнал с триггера 7..

Под действием импульсного сигнала, поступившего в вход 21, подается на вход 13; сигнал разрешения выполнения 1 операции, на выходе мультиплексора 1 вырабатывается сигнал возбуждения триггера 7; и происходит запись в триггер 7; i-ro разряда кода числа D через первый элемент ИЛИ 5 . После

t записи в триггер 7. разряда нечетных

1 весов кода числа В на информационный вход 12; поступает i — и разряд кода второго числа Е. Сигнал переноса Р.. 1=/ поступает из (i-2) -го разряда на 26 вторые входы первого элемента ИЛИ 5, 1 и элемента И 4; через мультиплексор

3;, Настройка на выполнение требуемой математической операции осуществляется с помощью сигналов И 1.-И . 30

11 9i с входа 8. Причем, если реализуемая операция является только логической, то сигналы И,-И ., поступающие на

5i мультиплексор 2; равны нулю. В етом случае выходной сигнал переноса Р.

1 не формируется. Для выполнения произвольной математической операции из набора реализуемых код настройки устройства. находится по табл.2 истин- . ности этой операции.

Табл.2 истинности операции S D+E имеет вид.

1 !

Р D! Е1

0

0

I

0 ()

1

О

0

0

0

0

1

0

1, 0

0

1

l

0

Р,,(и;

46 При выполнении математических операций с двоичным представлением операндов перенос единиц из i-ro разряда происхс.дит в разряд i+1 т.е. в слева стоящий. Для обеспечения ны полнения -аких операций на вход 20 поступает нулевой сигнал, который включает в работу первый вход мультиплексора 3;.

В оста IbHOM процеoс выполнения операций ва втором режиме ничем не отличается ат ранее р»осмотренного.

Рассмотрим пример выполнения операции S=D+(EVD), таблиц» истинности которой имеет впд (см. табл.4).

0

1 0

1

0

0

1

0

1

0

1

1

0

0

0

0

0

0

Т а б л и ц а 2 (Для перевода триггера 7. из сос 1 таяния начального, соответствующего коду F, в состояние конечное S. необходимо выработать гигнал возбуждения

782 6 триггера — сиг н»л ф., логическая функция которого н»ходится па табл.3 истинности операции с учетам того, чта триггер па счетному входу реализует операцию сложения по модулю дна.

Таблица 3

Для настройки устройство на вы11олнение операции S=D+E необходимо падать коды ф =0011 и Р=0001, которые являются значениями сигналов ф1 и Р табл.З при Р; =О, и качестве сигналов управления соответственно И .-И

1т ф! и И,-И ; на входы 10; и 1; мультиплексоров !; и 2;.

После подачи на вход 13 разреше1 ния выполнения операции импульсного сигнала мультиплексорам 2; вырабатывается сигнал переноса P +, который

У поступает на вход третьего мульти-. плексора 3;, (1.+2)-ro разряда сумматора, а мультиплексором I; вырабатывается сигнал назбуждения триггера, Отличительной особенностью выполнения математических операций в данном режиме является та, чта перенос

Р; расцространяется н (1.+2)-й разряд сумматора, а поразрядные операции над D и Е выполняются н четных и нечетных разрядах одновременно и независимо друг ат друга, 1495782

Таблица4

Р. D; Е; S. P.

15 для перевода триггера 7- из началь-. ."! ного состояния, например, соответствующего . коду E в конечном состоянии S. необходимо выработать сигнал ,возбуждения триггера — сигнал ф;, ло- 20 гическую функцию которого можно найти по табл. 5 истинности операции с учетом того, что триггер по счетному .. входу выполняет логическую операцию сложения по модулю два.

Таблица5

1 1 1

Р;, D; Е ° . S Ф.

О

О

О

О

Для настройки устройства на реали" зацию заданной операции необходимо подать коды ф= ОООЙ и P=OOII которые представляют. собой значения сигналов ф. и Р; таблицы при P =О, в качестве сигналов соответственно И,-И

11 41 и И .-И ; на входы мультиплексоров

10; и )1 . Следует отметить, что к повышению быстродействия приводит то, что при выполнении операций над числами в кодах с основанием 6 осуществляется одновременное и независимое суммирование информации одноименных четных и нечетных разрядов.

О

О

О

О

I

О

О

О

О

1

О

О

1

О.

О

О

О

1

О

О

О

О

О

О

1

О

О

О

О

О

О

О

1 о

О

1

1

О

О

О

1 35

1

Формула и з о б р е т ения

Арифметико-логическое устройство, содержащее в каждом разряде первый и второй мультиплексоры, триггер, элемент И,первый и второй элементы

ИЛИ, причем выход первого элемента

ИЛИ соединен со счетным входом триггера, выход которого является выходом разряда результата устройства и сое-динен с первым входом элемента И, выход которого соединен с первым входом второго элемента HJIH, второй вход которого соединен с выходом второго мультиплексора, выход первого мультиплексора соединен с первым входом первого элемента ИЛИ, входы разрядов информационного входа устройства соединены с первыми управляющими входами первого и второго мультиплексоров соответствующих разрядов устройства, вторые управляющие входы которых сов динены .с выходами триггеров соответствующих разрядов устройства, вход разрешения работы которого соединен со стробирующими входами первых и .- вторых мультиплексоров разрядов устройства, входы разрядов входа задания вида операции устройства соединены соответственно с информационными входами первых и вторых мультиплексоров разрядов устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения операций в кодах с иррационным основанием 1Г2, каждый разряд устройства содержит третий мультиплексор, причем выход третьего мультиплексора соединен с вторыми входами первого элемента ИЛИ и элемента И соответствующего разряда, входы задания режима работы,и разрешения работы устройства соединены соответственно с управляющими и стробирующими входами третьих мультиплексоров разрядов устройства, вход начальной установки которого. соединен с входами установки в "О" триггеров разрядов устройства, первый и второй информационные входы третьего мультиплексора (i+2)-ro разряда устройства (i l.. ° .,п-2, и — количество разрядов ) соединены соответственно с выходами вторых элементов ИЛИ (i+1)-го и i-ro разрядов устройства,