Аналого-цифровое устройство для решения системы дифференциальных уравнений

 

Изобретение относится к вычислительной технике и мпжет быть использовано для моделирования непрерывнодискретных процессов и систем управпения в реальном и ускоренном масг штабах времени. Целью изобретения является расширение функциональных возможностей за счет решения систем нелинейных дифференциальных и аглебраических уравнений с увеличенным количеством уравнений. Устройство содержит блок управления, блок памяти, М блоков интегрирования, блокобмена информацией, селектор адреса, периферийные устройства, N блоков расширения размерности матрш, К блоков моделирования нелинейных функций, регистр состояний, программируемый таймер , интегратор, аналого-цифровой преобразователь, умножающие цифроаналоговые преобразователи, цифроаналоговые преобразователи, шину - прерываний, шину синхронизации, информационную шину, сумматоры, узлы коммутации, регистры, узел управления, ключи, нелинейный перемножающий узел. 1 з.п. ф-лы, 2 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

OCNAPCTBEHHblg КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) . 4286864/24- 24 . (22) 20. 07. 87 (46) 28. 02 ° 89. Бюл. ¹ 8 (71) Отдел энергетической кибернетики АН МССР (72) И, Я. Шор, А, А.Жур авлев, М.Г. Левин и А.С.Трахтенберг (53) 681.325(088.8) (56) Авторское свидетельство СССР № 1259300, кц. G 06 J 1/00, 1986, Пухов ГЕ., Самойлов В.Д., Аристов В.В. Автоматизированные цифроаналоговые устройства моделирования.

Киев: Техника, 1974, с. 197, рис.90. (54) АНАЛОГО-ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ

РЕШЕНИЯ СИСТЕМЫ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ (57) Изобретение относится к вычис" лительной технике и мажет быть использовано для моделирования непрерывноскретных процессов и систем управения в реальном и ускоренном мас1

Изобретение относится к вычислительной технике и может быть использовано для моделирования непрерывноднскретных процессов и систем управления в реальном и ускоренном масштабах времени.

Цель изобретения — расширение функциональных возможностей путем решения систем нелинейных дифференциальных и алгебраических уравнений с: увеличенным количеством уравнений.

На фиг. 1 и 2 изображена функциональная схема аналого-цифрового устÄÄSUÄÄ 1462378 А1 (5D 4 С 06 Л 1/02, G 06 F 7/38 штабах времени. Целью изобретения является расширение функциональных возможностей за счет решения систем нелинейных дифференциальных и аглебраических уравнений с увеличенным количеством уравнений. Устройство содержит блок управления, блок памяти, М блоков интегрирования, блок обмена информацией, селектор адреса, периферийные устройства, N блоков расширения размерности матрицы, К блоков моделирования нелинейных функций, регистр состояний, программируемый таймер, интегратор, аналого-цифровой преобразователь, умножающие цифроаналоговые преобразователи, цифроаналоговые преобразователи, шину— прерываний, шину синхронизации, информационную шину, сумматоры, узлы коммутации, регистры, узел управления, ключи, нелинейный перемножающий узел. 1 э.п. ф-лы, 2 ил. ройства для решения системы дифферен- вЧ циальных уравнений-. 00

Устройство (фиг. 1 и 2) содержит блок 1 управления, блок 2 памяти, М блоков 3 интегрирования, интегратор .

4, аналого-цифровой преобразователь е

5, умножающие цифроаналоговые преобразователи 6, цифроаналоговый преобразователь 7, блок 8 обмена информацией, селектор 9 адреса, блок 10 периферийных устройств, блок 11 расширения размерности матрицы, блок 12 моделирования нелинейных функций, х=(ц, х,j

Х АХ, +В+Ь,Х, . Х,* СХ+Ь,Х„

X5w F(q) (1} (2) (3}

1 регистр 13 состояний, программируемый таймер 14, шину 15 прерываний, шину 16 синхронизации, информационную шину 17, цифроаналоговый преобразователь 18, сумматор 19, узел 20 коммутации, регистр 21, узел 22 управления, ключ 23, регистр 24, узел

25 коммутации, умножающие цифроаналоговые преобразователи 26, сумма-! тор 27, узлы 28 и 29 коммутации, регистры 30 и 31, ключ 32, нелинейный перемножающий узел 33, ключи 34 и узел 35 коммутации.

Запишем систему нелинейных дифференциальных и алгебраических уравнений, которая поддается моделированию на аналоговой части устройства..

Обозначим вектора выходных переменных следующим образом: блока 3 интегрирования:

М (Х Х » ° ° ° эХ ) 1 (Х 1 ... «Й у блока 11 расширения размерности матрицыы х,-(х,х,...,х„„, блока 12 моделирования нелинейных функций

Х =(Х,„,,Х „,. ° .,Х „,„).

Введем следующие обозначения. коэффициентов, устанавливаемых на умножающих цифроаналоговых преоб,разователях 6:

A (a,,), i, j=1,М;

В-(Ь;), -1,М, коэффициентов, устанавливаемых

Hh умножающих цифроаналоговых преобразователях 26:

С а;;), iM+1, М+и, jN+I,N+n логических переменных, определяющих включение переменных в данное уравнение или запись их в виде отдельного уравнения .

L,- (1;1, 1-=1,И;

L (1;3 i M+1у M+n

Тогда система уравнений, моделируемая на блоках 3, 11 и 12, принимает вид

462378 при начальних условиях Х,(0), где

Q=(X, ф„Х,) 1

Блок 1 осуществляет моделирование алгоритмов уравнения динамическими объектами, описываемыми уравнениями (1)-(3), воспроизведение логи10 ческих зависимостей, реализацию алFopHTMoB управления ходом решения и автоматическую смену коэффициентов, установленных на умножающих цифро-;

15 аналоговых преобразователях 6 и 26 и цифроаналоговых преобразователях

7, задание начальных условий интеграторов, устанавливаемых на цифроаналоговых преобразователях 18, установку постоянных времени интегрирования с помощью узла 35 коммутации, задание узловых точек аппроксимации нелинейных функций в узле 33 .и управление режимами работы интеграторов

4 и узлов 22.

Нелинейный перемножающий узел 33 реализует уравнение (3) с помощью следующей интерполяционной формулы:

30 3 1 ) ин 4Х.

Х =Х ° f (Х )+Х вЂ” -- 4Е(Х ) -Х ° (4)

j q У

J где f(X.) — начальное значение орди3

1 наты на участке аппроксимации от аргумента Х, ДЕ (Х ° ) =Е (Х,)-f (Х -) — приращение

35 ординаты на -м участке аппроксимации от аргумен та Х.;

Х„.=Х „-X — приращение j-ro аргумента на j-м участке аппрок симации;

4Х =Х- -Х - длина j-ro участка an1 j+ 1 проксимации;

Х. - — значение второй перемен1 ной.

На этапе подготовки составленная пользователем программа решения ис" ходкой задачи моделирования со значениями коэффициентов а Ь,, 1,;, 1I описанием функций F(n) и уравнениях .0 (3) интервалами интегрирования загружается в блок 2 памяти. Программными средствами автоматизации программирования по коэффициентам а; и . bj уравнений (1) и (2) по известной

55 методике определения коэффициентов передачи интеграторов 4 и сумматоров

19 и 26 рассчитываются коэффициенты для установки умножающих цифроанало5 1462 говых преобразователей 6 и 26, задаются интервалы интегрирования в программируемый таймер 14,определяются коды узловых точек функций аппрокси5 мации, заносимые в нелинейные перемножающие узлы 33, задаются коды управления узлами коммутации 20, 25, 28, 29 и 35 и вид моделируемого уравнения (3). При этом в случае предста-10 вления (3) в виде X>=Q Р (Q) с помощью регистра 31 и ключа 32 к входам узла 33 подключаются выходы узлов 28 и 29. В случае представления (3) в виде Х„=F(Q) к входам узла 33 подключаются узел 28 и источник опорного напряжения. В случае выполнения операций умножения двух переменных к входам узла 33 подключаются узлы

28 и 29, а в узле 33 задается функци У=К Х,.

Все эти установки производятся путем выборки необходимых значений иэ блока 2 памяти под управлением блока 1 через блок 8 по группе выводов

17 и адресу, формируемому селектором

9 адреса на группе выводов 16.

С помощью ключей 34 осуществляется режим разрыва связей всех. решающих блоков путем подачи кода началь- З0 ной установки с соответствующего входа селектора 9 адреса. Этот режим необходим для контроля решающих блоков и установленных коэффициентов передачи сумматоров. 35

Устройство работает следующим образом.

После выполнения этапа подготовки к решению уравнений (k)-(3) в блок

2 памяти введена программа цифровой части моделирования (например, программа управления динамическим обьектом, описываемым уравнениями вида - (1)-(3) в зависимости от изменения, переменных в процессе решения), в "45 блоках 3, 1 1 и 12 соответственно установлены..коды на входах преобразо.вателей 7, IS 6 и 26, заданы постоянные времени интегрирования интеграторов 4, заданы управляющие коды 50 узлов коммутации 20, 25, 28, 29 и

35, установлены начальные условия интеграторов й, ключи 32 переведены в положение, соответствующее конкретному виду равнения (3), в нелиней- 55 ные перемножающие узлы 33 занесены коды узловых точек функций аппроксимации, в таймер 14 внесены необходимые временные интервалы.

378 6

В исходном состоянии по команде блока 1 обнуляются регистры 13 и 21, в результате чего интеграторы 4 устанавливаются в. режим "Исходное по" ложение".

Решение уравнений (1)-(3) начинается при поступлении от блока 1 через блок 8 в регистр 21 (адрес которого указывается селектором адреса). сигнала, переводящего интегратор 4 иэ режима "Исходное положение" .(кол

00 на первых двух выходах, подающихся на управляющие входы интеграторов 4) ° Таким образом, интеграторы 4 .могут индивидуально управляться — переводиться в строго определенный режим работы в моменты времени, определяемые программой цифровой части.

Программное управление постоянной времени каждого из интеграторов 4 осуществляется узлом 35 коммутации путем переключения набора резисторов и конденсаторов, установленных известным образом на входах и в обратной связи интеграторов 4, Одновременно в узле 22 управления формируется сигнал, осуществляющий пуск аналого-цифрового преобразователя 5.

С помощью узла 22 управления осуществляется циклическая работа преобразователя 5 с записью в регистры

24 и 30 соответственно значений переменных Х; и Х,, что обеспечивает периодическое обновление значений в регистрах 24 и 30. Блок 1 в соответствии с программой задает адрес од-. ного иэ регистров 24 или 30 и считывает из него значения переменной в " блок 2 памяти.

В соответствии с заданными s таймере 14 интервалами интегрирования формируются сигналы прерывания, поступающие в блок 1, который осуществляет обработку прерываний. Необходимые изменения режимов работы HHтегрщ оров 4, управление узлами коммутации 20, 25, 28, 29, 35 и регистрами 21 и 31, установка кодов в преобразователях 6, 7, 18, 26 и узлах

33 осуществляются в соответствии с программой обработки прерываний, за-. данной пользователем, по окончании которой блок 1 продолжает выполнение прерванной программы.

В регистре 13 находится слово состояния устройства, которое может быть

1462378 использовано основной программой пользователя либо. программой обработки прерываний для принятия необходимого решения в соответствии с текущими режимами работы интеграто ров 4 °

Решение уравнения (2) осуществля1ется блоками 11 на входы которых

:поступают переменные Х.

Останов интеграторов 4 в блоках 3

:осуществляется подачей кода 11 на

:входы интегратора 4 с первого и вто::рого выходов регистра 21, а останов преобразователей 5 — подачей соответствующего сигнала на четвертый вход регистра 21. При этом в узле

:22 осуществляется блокировка сигнала

20 . Луск" . Фо р мул а из о б р ет е н ия

1. Аналого-цифровое устройство для 25 решения система дифференциальных уравнений, содержащее М блоков интегрирования (где М вЂ” порядок системы уравнений), блок управления, информационный вход-выход, выход адреса 30 и группа выходов синхронизации которого соединены с информационным входом-выходом, входом адреса и входом записи-считывания блока памяти соответственно, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональньж воэможностей за счет решения систем нелинейньж диффрренциапьных и алгебраических уравнений с увеличенным количеством уравнений, .в него введены регистр состояний, блок"обмена информацией, селектор адреса, программируемай таймер, N блоков расширения размерности матрипИ и К блоков моделирования нели- 45 нейных функций, где N — количество новьж уравнений, К вЂ” количество нелинейных функций, группа выходов селектора адреса соединена с входами синхронизации К блоков моделирования нелинейных функций, с входами синхронизации N блоков расширения размерности матрицы и М блоков интегрирования, выход селектора адреса соединен с входами начальной установки

N блоков расширения размерности мат" рицы, К блоков моделирования нелиней. ных функций и М блоков интегрирования, информационные выходи М блоков интегрирования соединены с информационными входами регистра состояний, входы записи которого соединены с входами адреса блока обмена информацией и программируемого таймера и выходом адреса блока управления, информационный вход-выход блока управления соединен с информационным входом программируемого таймера, с первым информационным входом-выходом блока обмена информацией, выходом реги" стра состояний и является информацион ным входом устройства, группа выходов синхронизации блока управления соединена с входами синхронизации блока обмена информацией и программируемого таймера, выход программируемого таймера соединен с входом прерываний блока управления, информационный вход селектора адреса соединен с выходом адреса блока обменаинформации, второй информационный вход-выход которого соединен с информационными входами-выходами М блоков интегрирования, с информационными входами

К блоков моделирования нелинейных функций и N блоков расширения размерности матрицы, выходы переменных N блоков расширения размерности матрицы соединены с группой входов переменных N-1 блоков расширения размерности матрицы, К блоков моделиро-. ния нелинейных функций и М блоков интегрирования, выходи переменных и их производных каждого иэ М блоков интегрирования соединены с группой входов переменных 0 блоков расширения размерности матрицы и К блоков моделирования нелинейных функций, группа входов переменных каждого иэ

М блоков интегрирования соединена с группой входов переменных. М-1 блоков интегрирования, выход переменной. каждого из К блоков моделирования нелинейных функций соединен с группой входов переменных каждого из N блоков расширения размерности .матрицы °

2. Устройство. по п. 1, о т л ич а ю щ е е с я тем, что каждый блок расширения размерности матрицы содержит r узлов коммутации, где и - количество новых столбцов, r умножающих цифроаналоговых преобразователей, сумматор и ключ, управляющий вход которого является входом начальной установки блока, выход клю9 1462378 1О ча является выходом переменной, груп- лей, вход переменной которых соедипа входов синхронизации блока соеди- нен с выходом соответствующего узнена с входами синхронизации r уз- ла коммутации, группа входов которолов коммутации и r-умножающих цифра- го является группой входов перемен5 аналоговых преобразователей, информа- . ных блока, выходы r умножающих цифционный вход блока соединен с уп- роаналоговых преобразователей соеравляющими входами r узлов коммутации динены с r информационными входами и информационными входами r умножа- сумматора, выход которого соединен с юлих цифроаналоговых преобразовате- 1ð информационным входом ключа.

ШЛ 4Ь 37О

Составитель В. Никитин

Редактор А.Огар Техред А. Кравчук Корректор Л. Зайцева

Заказ 727/51 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101