Устройство для умножения последовательных двоичных кодов

 

Изобретение относится к автоматике и вычислительной технике и предназначено для умножения двух чисел, синхронно поступающих в последовательном дополнительном коде, начиная с младших разрядов. Цель изобретения - повышение быстродействия. Новым в устройстве, содержащем регистры множимого и множителя, два регистра сдвига, две группы элементов И, три элемента И и элемент задержки, является введение третьей группы элементов И и комбинационного сумматора, что дало возможность выполнять операцию умножения за N тактов. 1 ил.

СООЗ СОВЕТСНИХ.

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК @4 G 06 F 7/52

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КО ИИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ fHHT СССР (21) 4347059/24-24 (22) 21,12.87 (46) 23.07.89. Бюл. 1Ф 27 (7l) Ленинградское научно-производственное объединение "Буревестник" (72) Ю,М, Монашкин (53) 681.325(088.8) (56) !1енцов Д.В, и др, Элементарные вычислительные операции н однородных средах с независимой настройкой.

Сб, "Вопросы кибернетики". — М.: Советское радио, 1973, с, 88, рис.4, Авторское свидетельство СССР

Ф 690478, кл. G 06 F 7/52, 1976, Изобретение относится к автоматике и вычислительной технике и предназначено для умножения двух чисел, синхронно поступающих в последовательном дополнительном коде, начиная с младших разрядов, Целью изобретения является повышение быстродействия, На чертеже представлена функциональная схема устройства.

Устройство (фиг,l) содержит и-разрядные регистры сднига множимого 1 и множителя 2, входы множимого 3 и множителя 4 устройства, три группы элементов И 5-7, два и-разрядных регистра 8 и 9 сдвига, трехвходовой и-разрядный комбинационный сумматор

I0 три элемента И 11-13, элемент 14 задержки, выход 15 результата устройства, „„SU„„1495786 А 1

2 (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ПОСЛЕДОВАТЕЛЬНЫХ ДВОИЧНЫХ КОДОВ (57) Изобретение относится к автоматике и вычислительной технике и пред назначено для умножения двух"чисел синхронно поступающих в последовательном дополнительном ко е, начиная . с младших разрядов, Цель,изобретения — повышение быстродействия, Новым в устройстве, содержащем регистры множимого и множителя, два регистра сдвига, две группы элементон И, три элемента И и элемент задержки, является введение третьей группы элементов И и комбинационного сумматора, что дало возможность выполнять операцию умножения за и тактов, 1 ил.

Элементы И 7 первой группы служат для запрета записи младших (и-2) разрядов 2 и-разрядного произведения;

Управление запретом записи младших разрядов в регистр 8 сдвига осуществляется а-разрядным регистром 9 сдвига путем подключения его первых (n-2) инверсных выходов к соответствующим управляющим входам элементов И первой группы 7., В исходном состоянии регистра 9 в младшем разряде хранится единица.

Устройство работает следующим образом, В исходном состоянии (фиг.l) регистры 1,2,8 сдвига находятся в нулевом состоянии, а регистр 9 — единичном состоянии. С приходом в первом такте сигнала с входа управления . устройства осуществляется ввод млад

149578

3 ших разрядов сомножителей X„,Y 1 с входов 3 и 4 сомножителей в регистры 1-2, Этим же сигналом осуществляется и сдвиг нулевого содержимого регистра 8 сдвига, так как первый элемент И 11 открыт сигналом с n-ro выхода регистра 9.

После ввода сомножителей Х1 и У1 в регистры 1-2 на выходе первого эле-10 мента И второй группы 5 будет образовано частичное произведение Х.1 Y„ соответствующее младшему разряду

2п-разрядного произведения, которое поступает на первый вход и-го (стар- 15 шего) разряда и-разрядного комбина" ционного сумматора 10. На выходе первого элемента И третьей группы 6 будет нулевое значение из-за нулевого значения на его третьем входе. По ис- 20, течении времени д ь, равного времени суммирования сумматором 10, выходным сигналом с элемента 14 задержки через второй 12 открытый элемент И осуществляется запись содержимого п-раз- 25 рядного комбинационного сумматора 10 в регистр 8 сдвига, Однако в первом такте (n-2)-й элемент И первой группы 7.будет закрыт сигналом с первого выхода распределителя 9; Поэтому 30 значение п-го разряда S„=Х „ Y> сумматора 10 s регистр 8 не будет записано и его содержимое остается нулевым, В этом же такте с элемента 15 задержки выполняется сдвиг единицы регистра: 9 из первого разряда во второй, тем самым осуществляется подготовка к выполнению второго такта работы устройства, Во втором такте сигналом с входа 40 управления будут введены в регистры

1 и 2 сдвига следующие разряды сомножителей Х, Y Одновременно предыдущие сомножители Х, У, будут сдвинуты на один, разряд влево. На выхо- 45 де первого элемента И второй группы

5 теперь будет образовано логическое произведение Х, У< а на выходах вторых элементов И второй 5 и третьей 6 групп будут образованы логи" ческие произведения Х . Y < и Х <.Y„.

Значение выхода первого элемента И второй группы 5 Х У< поступит на первый вход n-ro разряда и-разрядного комбинационного сумматора 10, а значения выходов вторых элементов И второй 5 и третьей 6 групп — на первый и второй входы (и-i)-ro разряда этого же сумматора 10. По истечении вре6 4 мени Д суммирования на его выходах будет образовано частичное произведение (Х,.У,) (Х,.У,); (х, .у,); 2 8 ч ,2, 12 где H„S „, — частичное произведение, полученное во втором такте;

S„, S „, — значение и-го и (n-1) -ro

2 Ф разрядов сумматора 10 во втором такте.

Ф

Значение S „., представляет собой второй разряд 2-разрядного произведения и в регистр 8 сдвига во втором такте не поступит, так как (и-3)-й элемент И первой группы 7 будет за-. крыт сигналом с второго выхода регистра 9 ° Значение S „ сумматора 10 будет записано в регистр 8 через (n-2)-й элемент И первой группы 7 со сдвигом на один разряд вправо (в сторону младших разрядов по отношению к сумматору 10). Одновременно с записью содержимого сумматора 10 в регистре 8 сдвига произойдет изменение состояния регистра 10, т.е. сдвиг единицы в следующий разряд, В третьем такте, аналогично описанному, будет выполнен ввод следующих разрядов Х, Y з сомножителеи в регистры 1-2 и сдвиг на один разряд влево предыдущих разрядов Х 1Х 2 и

Y

Х,У> и X>Y<, на первый и второй входы (n"2)-ro разряда — Х > Y.„и Х,- Y

Поэтому частичное произведение, Аор1495786 мируемое сумматором 10, в третьем такте имеет вид (Х У )(Х У 1(Х„.Y ) (Xэ Y )(X У,) 5

Fl-. Z

3 э

S ï где Би8 „ Я „ — частичное произве ° э .э дение, полученное в третьем такте;, з

S»S „, — значения и-ro u (n-1 )-го разрядов сумматора 7 в третьем такте;

S „ — значение третьего разряда 2 п-разрядного произведения, которое не использу 20 ется.

В начале четвертого такта (после сдвига регистра 8) значения разрядов S „ и ь „ окажутся сдвинутыми в регистре 8 на два разряда по отношению к разрядам сумматора 10 т,е. значение S займет (n-2)-й, а значение S „ (n-3)-й разряды регистра 8 сдвига, Работа устройства в последующих тактах аналогична рассмотренному выше.

Отличие имеется в двух последних тактах. В (п-1)-м такте осуществляется округление результата операции, К значению (и+1)-ro разряда частичного произведения, формируемого в (n-1)-м такте, прибавляется единица, Для этого в этом такте на вход пере носа первого (младшего) разряда сум- 4р матора 10 подается единица с (n-1)-го выхода регистра 9, тем самым на выходе сумматора 10 будет образовано округленное частичное произведение, имеющее (и+1)-й разряд, Это произведение по сигналу Запись" с выхода второго 12 элемента И через элементы первой группы 7 будет записано со сдвигом на один разряд вправо в регистр 8. Таким образом, в регистре 8 окажется округленное и-разрядное частичное произведение.

Поскольку умножение выполняется в дополнительных кодах, частичное произведение, полученное в (n-1)-м такте, является лишь псевдопроизведением, Для правильного образования результата требуется коррекция, которая выполняется в и-и такте ° !3 этом такте содержимое регистра 8 не сдвигается еще на один разряд, как в предыдущих тактах. Это достигается тем, что в и-и такте второй 12 элемент И закрыт сигналом с и-го выхода регистра 9.

После ввода знаков сомножителей в регистры 1-2 в п-ì такте младшие разряды сомножителей займут п-е разряды, а знаки сомножителей — первые разряды регистров I и 2, Превый элемент И третьей группы 6 открывается сигналом с и-го выхода.

В зависимости от знаков сомножителей на первые и вторые входы сумматора 1О могут поступать либо множимо< и множитель, если »х знаки отрицательные, либо множимое, если знак множителя отрицательный, либо множитель, если знак множимого отрицательный.

В этом и заключается коррекция результата псевдоироизведения, полученного в (n-1)-м такте работы устройства.

Для реализации этой коррекции в ,п-м такте на входы разрешения коррекции регистров 1 и 2 подается сигнал с и-го выхода регистра 9, который формирует на параллечьных выходах ре" гистров I и 2 дополнительные коды от дополнительных кодов, хранящихся в этих регистрах. А поскольку элементы

И второй 5 и третьей 6 групп управляются выходными сигналами знаковых разрядов регистров 1-2, то на выходах элементов И второй 5 и третьей 6 групп, а следовательно, и на входах сумматора 10 будут находиться правильные корректирующие слагаемые.

В и-м такте выходным сигналом с третьего элемента И с (п-1) старших разрядов и разряда переноса и-разрядного комбинационного сумматора осуществляется выдача результата опера- ции, представленного в параллельном коде, а также установка в исходное состояние регистров 1,2,8,9 сдвига.

На этом работа устройс тва заканчивается, Формул а изобретения устройство для умножения последовательных двоичных колон, содержащее и-разрядные регистры ииожимого и мно1495786 жителя, два и-разрядных регистра сдвига, первую и вторую группы и-2 и и элементов И соответственно, три элемента И и элемент задержки, причем 5 инверсные выходы i-x разрядов первого и-разрядного регистра сдвига соединены соответственно с первыми входами элементов И первой группы (i=1 ...,n-2), о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены третья группа иэ п элементов И и трехвходовый и-разрядный комбинационный сумматор, первый и второй входы j-го разряда 15 которого соединены соответственно с выходами j-x элементов И второй и .третьей, групп (j=l,...,n) первые входы которых соединены соответствен,но с выходами j-х разрядов п-разряд- 20 ных регистров множимого и множителя, выходы первых разрядов которых соединены соответственно с вторыми входами j-x элементов И третьей и второй групп, третий вход j-ro разряда трех- 2з входового и-разрядного комбинационного сумматора соединен соответственно с выходом j-го разряда второго и-разрядного регистра сдвига, информационный вход К-ro разряда которого (К=, 30

2,...,n-)) соединен соответственно с выходом i-ro элемента И первой группы, второй вход которого соединен соответственно с выходом суммы 1-го разряда трехвходового n — ðàçðÿäíîãî комбинационного сумматора (1 3,... ...,и), и выходом 1-го разряда результата устройства, входы множимого и множителя которого соединены соответственно с информационными входами и-разрядных регистров множимого и множителя, входы сдвига которых соединены с входом управления устройства, первым входом первого элемента И и входом элемента задержки, выход которого соединен с первыми входами второго и третьего элементов И, вторые входы первого и второго элементов И и второй инверсный вход третьего элемента И соединены с инверсным выходом и-го разряда первого и-разрядного регистра сдвига, третьим вхо" дом первого элемента И третьей группы и входами разрешения коррекции и-разрядных регистров множимого и множителя, установочные входы которых соединены с установочным входом первого и-разрядного регистра сдвига, выходом третьего элемента И и установочным входом второго и-разрядного регистра сдвига, входы сдвига и разрешения записи которого соединены соответственно с выходами первого и второго элементов И, выход (и-1)-го разряда первого и-разрядного регистра сдвига соединен с входом переноса трехвходового и-разрядного комбинационного сумматора, выходы переноса и второго разряда которого соединены соответственно с входами n-ro и первого разрядов второго и-разрядного регистра сдвига и выходами и-ro и младшего разрядов результата устройства, )495786

Составитель E. Мурзина

Редактор В. Бугренкова Техред А,Крачвук

Корректор С. Шекмар

Заказ 4267/46 Тираж 668 Подписное

ВНИИПИ Государственного комитета о изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101