Модуль для формирования признака переполнения и кода нормализации

 

Изобретение относится к вычислительной технике и может быть использовано для построения устройств формирования кода нормализации и признака переполнения при арифметических сдвигах влево в цифровых вычислительных машинах и системах. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается тем, что модуль для формирования признака переполнения и кода нормализации, содержащий узлы 1 и 2 шифрации, элемент И-НЕ 4 и узел 5 коммутации, содержит группу элементов И 3, при этом узел 5 коммутации содержит элемент И 6, элемент НЕ 7 и элементы И-НЕ 8-13 с соответствующимися связями. 1 з.п. ф-лы, 1 ил., 2 табл.

СОЮЗ СОВЕТСКИХ.

СООИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (su 4 С 06 F 7/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

110 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4379763/24-24 (22) 18.02.88 (46) 15,08.89, Бюл. Р 30 (72) В.Н.Заблоцкий, А.A.Самусев, А.А.Шостак и А.В.Яскульдович (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1345351, кл. G 06 F 7/38, 1985.

Авторское свидетельство СССР

Р 1331315, кл. С 06 F 7/38, 1985. (54) ИОДУЛЬ ДЛЯ ФОРМИРОВАНИЧ ПРИЗНАКА ПЕРЕПОЛНЕНИЯ И КОДА НОРМАЛИЗАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано для построения устройств фор„„SU„„ 41 А1 мирования кода нормализации и признака переполнения при арифметических сдвигах влево в цифровых вычислительных машинах и системах. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается тем, что модуль для формирования признака переполнения и кода нормализации, содержащий узлы 1 и 2 шифрации, элемент И-HE 4 и узел 5 коммутации, содержит группу элементов

И 3, при этом узел 5 коммутации содержит элемент И 6, элемент НЕ 7 и элементы И-НЕ 8-13 с соответствующимися связями. 1 з.п. ф-лы, 1 ил., 2 табл.

3 1501041

Изобретение относится к области вычислительной техники и может быть использовано для построения устройств формирования кода нормализации и при5 знака переполнения при арифметических сдвигах влево в цифровых вычислительных машинах и системах.

Целью изобретения является сокращение аппаратурных затрат. 10

На чертеже представлена схема модуля для формирования признака переполнения и кода нормализации.

Модуль содержит первый и второй узлы 1 и 2 шифрации соответственно, 15 группу элементов И 3, элемент И-НЕ 4, узел 5 коммутации, содержащий элемент И 6, элемент НЕ 7, с первого по шестой элементы И-НЕ 8-13 соответственно, знаковый вход 14 модуля, ин- 20 формационный вход 15 модуля, первые входы 16 и 17 соответственно узлов 1 и 2 шифрации, вход 18 задания величи- ны сдвига модуля, вход 19 задания режима модуля, прямые выходы 20 элементов И 3 группы, первый управляющий вход 21 узла 5 коммутации, вход 22 блокировки модуля, первую группу информационных входов 23-25 узла 5 коммутации, вторую группу информацион- 30 ных входов 26-28 узла 5.коммутации, выход 29 признака нуля модуля, выход

30 признака переполнения модуля, выход 31 кода нормализации модуля °

Цифры около линий разрядов на чер 35 теже обозначают количество или номера разрядов.

Узлы 1 и 2 предназначены для анализа значений кода на входах соответственно 16,17 с учетом значений кодов 40 на входе 14 и выходе 20, могут быть построены на элементах постоянных запоминающих устройств (ПЗУ), Каждый узел. 1 или 2 содержит один элемент

ПЗУ, разряды адресного входа которо- 45 го соединены с входами разрядов входов 16 или 17, 14 и выхода 20. Соответствующие ра ряды выхода элемента ПЗУ в узле 1 или 2 соединены с входами 23 — 25 или 26 — 28.

Элементы ПЗУ в узле 1 и 2 кодируются в соответствии с табл. 1 и 2.

Вместо элементов ПЗУ могут быть использованы программируемые логические матрицы.

Модуль функционирует следующим образом.

В исходном состоянии на входе 15 устанавливается анализируемый информационный двоичный код. На входе 14 устанавливается код знака. На входе

18 устанавливается код величины сдвига. На входе 19 устанавливается код признака, например арифметического сдвига влево, или код признака нулевого сдвига, равные соответственно

"1" и "0". На входе 22 устанавливается сигнал блокировки, равный "0" при котором модуль блокируется, т.е, на выходах 30, 31 устанавливаются единичные коды. При этом на выходе 29 формируется код признака 0", равный

"l", если значения всех бит входа 15 равны значению знака на входе 14 или "0" в противном случае.

Код признака нуля на выходе 29 формируется независимо от значения управляющих кодов на входах 18,19,22.

Код признака нуля независимо формируется для групп бит на входах 16 и

17 в узлах соответственно 1 и 2, на входах соответственно 23 и 26 (см. табл ° 1 и 2). С помощью элемента И 6 в узле 5 сигналы с входов 23,26 объединяются. T.е. если коды на входах

16 и 17 равны нулю, то на выходе 29 появляется логический сигнал, равный

"1". При " 1" на входе 22 модуль функционирует и по выходам 30, 31.

При установке на входе 19 "1". код с входа 18 передается на выход 20 и модуль функционирует в режиме формирования признака переполнения, код которого формируется на выходе 30.

Если значение кода на выходе 20 меньше или равно к, где к — количество разрядов входа 16, то сигнал признака переполнения формируется только на входе 24 с учетом результата анализа только кода на входе 16 ° При этом на входе 27 устанавливается "1", независимо от значения кода на входе 17. Если же код на выходе 20 больше к, то код признака переполнения формируется и на входе 27 с учетом значений кода на входе 17 и значения кода на выходе 20, равного (M-к), где М вЂ” код на выходе 20.

Сигналы с входов 24,27 объединяются элементом И-НЕ 10, если код ве-, личины сдвига не равен нулевому и на входе 21 сформирована "1". T.е. при отсутствии переполнения на входах 24, 27 формируются "1" (см. табл. 1 и 2), благодаря чему (так как на всех входах элемента И-НЕ 10 сформированы

"1") на выходе 30 установится "0".

5 1501041

Если имеет место переполнение (т.е. количество бит слева на входе 15, равных коду знака на входе 14, меньше значения величины сдвига, заданной кодом на входе 18), то хотя бы на одном входе 24 или 27 установится

"0, благодаря которому на выходе 30 устанавливается "1".

При нулевом коде величины сдвига на входе 18 на входе 21 устанавливается "0", благодаря которому на выходе 30 устанавливается "1", означающая, что переполнение отсутствует, так как оно невозможно.

При этом модуль переходит в режим формирования кода нормализации. Для задания режима формирования кода нормализации используется также вход 19, на котором для этого устанавливается

"0", что эквивалентно установке на входе 18 нулевого кода.

При этом на входах 24,25 при ненулевом коде на входе 16 формируется код нормализации с инверсными значениями бит дпя кода на входе 16 (см. табл.1). Благодаря нулевому коду на входе 23 блокируются элементы НЕ 7, И-НЕ 8,9, на выходах которых устанавливается "1". На выходе элемента 11 устанавливается 0 .

В результате на выходах элементов

И-КЕ 11 — 13 и, следовательно, на выходе 31 формируется прямой код нормализации. При нулевом коде на .входе 16

35 на входах 23 — 25 устанавливается единичный код. Параллельно формируемый код нормализации на входах 27,28 (см. табл.2) для группы разрядов кода на входе 17 транзитом передается на выходы элементов И-НЕ 12, 13. На выходе элемента И-НЕ 1 l устанавливается единичный,код, так как на входе 23 устанавливается "1", которая транзитом передается на выход элемента И-НЕ 11.

В результате на выходе 31 формируется прямой код нормализации.

Если на входе 17 установлен нулевой код, то на входах 27,28 формируется единичный код, который транзитом передается на выходы элементов

И-НЕ 12, 13. Параллельно на выходе 29 формируется единичный код.

Модуль может быть использован в качестве ячейки шифрации в устройстве для.формирования кода нормализации и признака переполнения. При этом не требуется блок дешифраторов, так как в качестве выходов дс ши .1ряl оров можно использовать выходы 29 модуля.

Устройство строится с помощью модуля следующим образом.

Строится блок ячеек шифрации, в котором вместо ячеек ыифрации испо:и— зуется модуль. Т.е. блок ячеек шифраL ции содержит ; модулей, гле Ь вЂ” ко10 -

N У личество разрядов информационного входа устройства. Выходы модулей соединены с соответствующими выходами блока, а информационные входы модулей соединены с соответствующими группами из N соседних разрядов информационного входа блока и устройства.

Одноименные управляющие входы и разряды управляющих входов 19, 18 и знаковый вход всех моцулей соединяются между собой и соединяются с соответствующими входами блока и устройства. При этом входы 18 соединяются

25 с первым входом задания величины сдвига устройства (младшими разрядами кода величины сдвига). Группа элементов И 3 и элемент И-НЕ 4 могут быть общими для всех модулей блока.

Входы 22 для всех модулей в блоке, кроме крайнего левого модуля, соединяются с соответствующими разрядами входа блокировки (ипи управляющего) блока. Вход 22 крайнего левого модуля в блоке соединен с входом "1".

Преобразователь кода содержит модуль и дешифратор границ, вход деыифратора границ и информационный вход модуля связаны соответствующими разрядами между собой и с выходом блока ячеек ыифрации, разряды которого соединены с выходами 29 модулей в блоке ячеек ыифрации. Выход дешифратора границ соответствующими разрядами соединен.с входом блокировки (управляющим входом) блока ячеек шифрации.

Входы 14 и 22 модуля в преобразователе кода соединены с входом "1". Вход

18 модуля в преобразователе кода соединен с вторым входом задания величины. сдвига (старшими разрядами кода величины сдвига). Вход 19 модуля в преобразователе кодов соединен с входом признака сдвига блока шифраторов и устройства..Выход 29 модуля в преобразователе кода соединен с выходом признака нуля устройства.

1501041

Соединение разрядов выходов 31. модулей в блоке ячеек шифрации и в преобразователе осуществляется так же, как и выходов ячеек шифрации в известном устройстве. Выходы 30 модулей блока ячеек шифрации и модуля в преобразователе соединены с соответствующими входами дополнительного элемента И, выход которого соединен с выходом признака переполнения устройства. Информационный вход блока ячеек шифрации, кроме крайнего правого разряда, соединен с информационным входом устройства. Крайний правый разряд ииформационного входа блока ячеек шифрации соединен с входом "0", Таким образом, с помощью модуля можно строить многоразрядные устрой- 20 ства для формирования кода нормализации и признака переполнения.

Формула изобретения

L 25

1. Модуль для формирования признака переполнения и кода нормализации, содержащий первый и второй узлы шифрации,. элемент И-НЕ и узел коммутации, причем выход элемента И-НЕ соединен с первым управляюцим входом уз— ла коммутации, о т л и ч а ю щ и й— с я тем, что, с целью сокращения аппаратурных затрат,. он содержит группу элементов И, причем входы старших и младших разрядов информационно35 го входа модуля соединены с входами разрядов первых входов первого и второго узлов ыифрации соответственно, вторые входы которых объединены и соединены со знаковым входом модуля, входы разрядов входа задания величины сдвига которого соединены с первыми входами соответствуюцих элементов И группы, вторые входы которых соединены с входом задания режима модуля, прямые выходы элементов И группы соединены с входами соответствуют щих разрядов третьих входов первого и второго узлов шифрации, выходы раз рядов которых соединены соответствен-:

50 но с ийформационнйми входами первой и второй групп узла коммутации, второй управляющий вход которого соединен с входом блокировки модуля, инверсные выходы элементов И группы соединены с соответствующими входами элемента И-НЕ, выходы группы узла коммутации являются соответственно выходами признака нуля, признака переполнения и кода нормализации модуляе

2. Модуль по и. 1, о т л и ч а юшийся тем, что узел коммутации содержит элемент НЕ, элемент И, первый, второй, третий, четвертый, пятый и шестой элементы И-НЕ, причем первый информационный вход первой группы узла коммутации соединен с первыми входами элемента И, первого и второго элементов И-НЕ, с входом элемента НЕ, второй управляющий вход узла коммутации соединен с первыми входами элементов И-НЕ с третьего по шестой, выход элемента НЕ соединен с вторым входом четвертого элемента И-НЕ, первый управляющий вход узла коммутации соединен с вторым входом .третьего элемента И-НЕ, третий вход которого соединен с вторым входом пятого элемейта И-НЕ и с вторым информационным входом первой группы узла коммутации, третий информационный вход первой группы которого соединен с вторым входом шестого элемента И-НЕ, третий вход которого и третий вход пятого элемента

И-НЕ соединены с выходами соответственно второго и первого элементов

И-НЕ, первый информационный вход второй группы узла коммутации соединен с вторым входом элемента И, второй информационный вход второй группы. узла коммутации соединен с вторым входом первого элемента И-HE и с четвертым входом третьего элемента И-НЕ, третий информационный вход второй группы узла коммутации соединен с вторым входом второго элемента И-HE выходы элемента И и третьего элемента И-НЕ являются первым и вторым выходами группы узла коммутации, выходы разрядов третьего выхода группы которого соединены соответственно с выходами четвертого, пятого и шестого элементов И-НЕ.

1501041

Адресный элемента ПЗУ вход

16

oooo(»») ооо1(»1о) оо1х(.11ох) о1хх(1oxx)

1ххх(оххх) оооо (»11) ооо1(»1о)

° ° °

1xxx(oxxx) оооо(» 11) ооо1(1 »о) 1 о

1 о

1 х х

И х х х

Н

° ° °

oixx(i охх)

1ххх(оххх)

oooo(1» i)

oooi(iiio) оо1х(11ох) х х х х х о. о

1 о

° ° °

i ххх(оххх} оооо(» 11)

îîîi(1 10) х х х

° ° °

1ххх(оххх) о х

Адресный вход элемента ПЗУ го

0000(1111) 0(1) 1

1 о

1 о х х

И х х х

11

0 о

1, ооо ооо1(111о)

001x(»0x) о1хх(1охх) О(1) о(1) о(1) ооо ооо ооо ооо

0000(1111) О(1) ооо1(1110)

° ° ° о(1) И

Н»

I I »

И о1хх(1охх)

ixxx(oxxx) о(1) о(1) х х х хх о о

1 о о оооо(1» 1)

0001(1iiO) оо1х(»ох) о(1) о(1) о(1) И

И

Н ооо ооо ооо ооо ооо

ОО1

ОО1

II

ОО1

О1О

О1О

Н

01О

О1О о» о» о»

ll о»

1ХХ

1ХХ

lt

1хх

1О1

101

11»

1О1

»о

tt

»о

»о

»1

1»

»1 о(1) о(1) о(1) о(1) о(.1) о(1} о(1)

II о(1) о(1) о(1)

tl о(1) о(1)

o(i) о(1) о(1)

И о(1) о(1) о(1)

tl

o(1) o(1) 1ххх(оххх) о(1) 1ххх(оххх) о(1) оооо(1111) 0(1) 0001(1110)

И

° ° °

Таблица!

Раэряды выхода элемента

ПЗУ

23 24 25

Таблица 2

Разряды выхода элемента

ПЗУ

26 27 28

Адресный вход элемента ПЗУ

Разряды выхода элемента

ПЗУ

0(1) 1ХХХ(ОХХХ) О О Х

00 0(1) 0000(1111) 1 1 Х

01 О(1) ХХХ1(ХХХО) 0 1 Х

Редактор О. Спесивых

Заказ 4868/44 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1 113035, Иосква, Ж-35, Раушская наб., д. 4/5

Ф !

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина, 101,Ф

20 14

1501041 2

Продолжение табл. 2

Составитель А.Клюев

Техред Д.Олейник Корректор Л.Бескид