Устройство для распределения оперативной памяти

 

Изобретение относится к вычислительной технике , в частности, к устройствам управления вычислительными комплексами. Цель изобретения - сокращение аппаратурных затрат. Устройство содержит регистр 1, первую и вторую группы регистров 2 и 3, блоки 4 анализа, блоки 9 коммутации, элемент 17 задержки, элемент И-НЕ 13, элемент НЕ 14, первый и второй элементы И 15 и 16. 1 ил.

СОЮЗ СОВЕТСНИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (su 4 С 06 F 13/00

74

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4372850/24-24 (22) 01.02.88 (46) 15.08,89. Бюл. № 30 (72) В.И,Бенкевич (53) 681.325(088.8) (56) Авторское свидетельство СССР ¹- 881722, кл. G 06 F 13/00, 1980.

Авторское свидетельство СССР

¹ 1213484, кл. G 06 F 13/00, 1985.

2 (54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ

ОПЕРАТИВНОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике, в частности к устройствам управления вычислительными комплексами. Цель изобретения сокращение аппаратурных затрат. Устройство содержит регистр 1, первую и вторую группы регистров 2 и 3, блоки 4 анализа, блоки 9 коммутации, элемент 17 задержки, элемент И-НЕ !3, элемент НЕ 14, первый и второй элементы И 15 и 16. 1 ил.

1501073

ЗО

5О

В каждом блоке анализа на элементе 6 сравнения происходит сравнение кода размер» сегмента с требуемым, Если размер 1.-го сегмента больше и равен требуемому, то на выходе эле I1 мента сравнения 6 появляется "1, которая открывает элементы И 5, и код размера сегм< oòa памяти через элементы И 5 и э.It:м нты ИЛИ 8 поступает на

Изобретение относится к вычислительной технике, в частности к устройствам управления вычислительным комплексом, 5

Цель изобретения — сокращение an паратурных затрат.

На чертеже представлена схема устройства.

Устройство содержит регистр 1, пер-1О вую 2 и вторую 3 группы из С регистров соответственно 2 и 3, где С— число сегментов оперативной памяти, С блоков 4 анализа, каждый из кото. рых содержит элемент И 5, элемент 6 15 сравнения, элемент НЕ 7, и элемент

° ИЛИ 8, (С-1) блоков 9 коммутации, каждый из которых содержит первый !

О и второй 11 коммутаторы и элемент

12 сравнения, элемент И-НЕ 13, эле- 2О мент НЕ 14, первый 15 и второй 16 элементы. И, элемент 17 задержки, вход 18 размера требуемой оперативной памяти устройства, вход 19. запуска устройства, входы 20 размеров сегментов аперативной памяти устройства, входы 21 начальных адресов сегментов оперативной памяти устройства, выходы 22 .размера представляемого сегмента оперативной памяти устройства, выход 23 начального адреса предоставляемогo сегмента оперативной памяти устройства, выход 24 признака наличия требуемого сегмента оперативной памяти устройства и выход 25 призна- 35 ка отсутствия требуемого сегмента оперативной памяти устройства.

Устройство работает следующим oGразом, По сигналу запроса с входа 19 в 4C регистр 1 заносится код размера требуемой оперативной памяти, в регистры

2 через входы 20 — коды размеров сегментов памяти, в регистры 3 через входы 21 — начальные адреса сегментов памяти, причем, еспи некоторый сегмент занят., в соответствующие регистры 2 и 3 заносится нулевой код (нули во все разряды регистра). вход блока коммутации, Если размер сегмента памяти меньше требуемого, то на выходе элемента сравнения 6 появляется "0", элементы И 5 закрыты, на выходе элемента НЕ 7 появляется уровень "1", а на выходе элементов

ИЛИ 8 — максимальный код (все единицы).

Таким образом, блоки 4 анализа выДеляют только те сегменты, размеры которых не меньше заданного. Непригодность некоторого сегмента памяти для дальнейшего использования указьгвает максимальный код на выходе соответствующего блока анализа.

Каждый блок 9 коммутации предназначен для выделения минимального из двух чисел, а последовательность из (С-I) блоков коммутации представляет собой схему для выделения минимального из С чисел.

На элемент 12 сравнения каждого блока 9 коммутации поступают коды размеров сегментов памяти, Если код на первом входе элемента 12 больше и равен коду размера сегмента на втором входе, то на выходе элемента

12 сравнения появляется единичный потенциал и коммутаторы 10 и 11 открываются по второму входу. В противном случае (число на первом входе меньше числа на втором входе) на выходе элемента 12 сравнения появляется "0" и коммутаторы 10 и 11 открываются по первому входу, Таким образом, при поступлении на входы блока коммутации кодов размеров сег-, ментов памяти и соответствующих им адресов на выходе коммутатора 10 .появляется код размера меньшего из сегментов, а на выходе коммутатора

11 — соответствующий ему начальный адрес. При последовательном соединении(С-1) блоков коммутации на вы ходе последнего выделяется код наименьшего из С рассматриваеиьгх, Таким образом, блоки анализа обеС.печивают выделение .только тех сегментов, размеры которых не меньше заданного, а блоки коммутации иэ выделенных выбирают сегмент минимального размера и соответствующий ему начальньй адрес.

Код .размера предоставляемого сегмента поступает на выход 22 устройства, причем максимальный код (все ,единицы) обозначает ситуацию, когда сегменты памяти заняты или нет

073

5 1501 свободного сегмента, размер которого не меньше заданного, Начальный адрес предоставляемОго сегмента памяти поступает на выход 23. В зависимости от кода на выходе 22 открывается элемент И 15 или элемент И 16. В случае максимального кода .(сегмент оператив- . ной памяти не выделен) на выходе элемента И-НЕ 13 появляется "0", 10 элемент И 15 закрыт, на выходе элемента НЕ 14 появляется единица, элемент И 16 открыт. Сигнал запроса с выхода элемента 17 задержки поступает на входы элементов И 15 и .16 и 15 в зависимости от кода на выходе 23 возбуждается выход 24 признака наличия или выход 25 отсутствия требуемого сегмента, Величина задержки элемента 17 определяется временем 20 распространения сигнала от регистра

2 до выхода 22.

Фо рмула из об ре т ения

25 ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, устройство содержит элемент И-НЕ, группу из С элементов И, группу из С элементов

НЕ, С элементов ИЛИ, первую группу из

С элементов сравнения, вторую группу из С-1 элементов сравнения, первую группу из С-1 коммутаторов и вторую группу из С-1 коммутаторов, причем выход а-го регистра первой группы подключен к первым входам а-го элемента И группы и а-го элемента сравнения первой группы (где а=l,...,С), выход которого подключен к второму входу а-го элемента И группы и к входу à-ro элемента НЕ группы, выход которого подключен к первому входу а- ro элемента ИЛИ, второй вход которого подключен к выходу а-го элемента И группы, выход регистра подключен к вторым входам элементов сравне-. ния первой группы, выход Ь-ro элемента ИЛИ (где Ь2,...,С) подключен к первому инф6рмационному входу (Ъ-1)-го

Устройство для распределения оперативной памяти, содержащее регистр, первую группу из С регистров, где

С вЂ” число сегментов оперативной па- 30 мяти, вторую группу,из С регистров, элемент задержки, элемент НЕ, первый и второй элементы И, причем вход зайуска устройства подключен к входам записи-считывания регистра, регистров первой и второй групп и к входу элемента задержки, выход которого подключен к первым входам. первого и второго элементов И, выходы которых подключены соответственно к выходу 40 признака наличия требуемого сегмента оПеративной памяти устройства и .к выходу признака отсутствия требуемого сегмента оперативной памяти устройства, выход элемента НЕ подключен к-второму входу второго элемента

И, вход размера требуемой оперативной памяти устройства подключен к информационному входу регистра, с первого по С-й входы размеров сег- gp ментов оперативной памяти устройства подключены соответственно к информационным входам регистров с первого по С-й первой группы, с первого по

С-й входы начальных адресов сегментов оперативной памяти устройства подключены соответственно к информационным входам регистров с первого по С-й второй группы, о т л и ч акоммутатора первой группы и к первому входу (Ь-1)-ro элемента сравнения второй группы, выход К-го элемента сравнения (где K=1 С-1) второй группь1 подключен к управляющим входам

К-х коммутаторов первой и второй групп, выход Ь-го регистра второй группы подключен к первому информационному входу (Ь-1)-ro коммутатора второй группы, выход Р-го коммутатора (где Р-l,... Ñ-2) первой группы подключен к второму информационному входу (Р+1)-ro коммутатора первой группы и второму входу (Р+1)-го элемента сравнения второй группы, выход P-го коммутатора второй группы подключен к второму информационному входу (Р+1)-ro коммутатора второй группы, выход перво1о элемента ИЛИ подключен к второму информационному входу первого коммутатбра первой группы и второму входу первого элемента сравнения второй группы, выход первого регистра второй группы подключен к второму информационному входу первоFo коммутатора второй группы, выходы (С-1)-ro коммутатора первой группы подключены к выходам размера предоставляемого сегмента оперативной памяти устройства и к входам элемента

И-НЕ, выход которого подключен к вторбму входу первого элемента И и входу элемента НЕ, выход (С-1)-го

1501073

Составитель В,Смирнов

Редактор Л.Пчолинская Техред N,Õîäàíè÷ Корректор М.Пароши

Тираж б68

Заказ 4870/46

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 коммутатора второй группы подключен ляемого сегмента оперативной памяти к выходу начального адреса предостав- устройства.