Устройство для сопряжения центральной магистрали с периферийными магистралями

 

Изобретение относится к вычислительной технике ,в частности, оно может быть использовано при проектировании комплексов на основе микро ЭВМ с расширенными функциональными возможностями в тех случаях, когда число периферийных устройств, подключаемых к каналу микро ЭВМ, превышает его возможности. Целью изобретения является расширение области применения. Устройство содержит блок двунаправленных приемо-передатчиков, два блока однонаправленных приемо-передатчиков, блок распределения приоритета, блок распределения передачи. 2 з.п.ф-лы, 4 ил.

СОЮЗ СОВЕТСНИХ сОциАлистичесних

РЕСПУБЛИН

„.SU„„1499356 (594 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHQMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET по изо1-Ретениям и отнРытиям

ПРИ ГКНТ СССР (21 ) 42381 47/ 24-24 (22) 04.05.87 (46) 07.08.89. Бюл. Ф 29 (7! ) Специальное проектно-конструкторское и технологическое бюро реле и автоматики (72) А.Г. Андреасян, А .Г. Золотаренко, А.А. Краснойольский, А.Г. Командиров, В.С. Красный и В.И. Рудица (53) 63! .3(088.8) (56) Авторское свидетельство СССР

У 1252788, кл. G 06 F 13/10, 1984.

Расширитель канала управляющего вычислительного комплекса УВК-2 °

С63 .089. 204.ТО.

Изобретение относится к вычислительной технике и, в частности, может быть использовано при проектировании комплексов на основе микроЭВМ с расширенными функциональными возможностями в тех случаях, когда число периферийных устройств, дополнительно подключенных к каналу микро"

ЭВМ, превышает возможности основного канала (по нагрузке или по длине), при этом возможны параллельный, последовательный и последовательнопараллельный принципы наращивания числа периферийных устройств.

Целью изобретения является расширение области применения.

2 (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦЕНТРАЕЬНОЙ МАГИСТРАЛИ С ПЕРИФЕРИЙНЫМИ

МАГИСТРАЛЯМИ (57) Изобретение относится к вычислительной технике, в частности оно может быть использовано при проекти-, ровании комплексов на основе микроЭВМ с расширенными функциональными возможностями в тех случаях, когда число перифе рийных устройств, подключаемых к каналу микроЭВМ, превышает его возможности. Целью изобретения является расширение области применения. Устройство содержит блок двунаправленных приемопередатчиков, два .блока однонаправленных приемопередат- Рс3 чиков, блок распределения приоритета, блок распределения и ередачи.

2 з.п. ф-лы, 4 ил.

С:

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — схема блока двунаправленных приемопередатчиков на фиг. 3 — схема блока распределения приоритета; на фиг. 4 схема блока распределения передачи.

На чертеже обозначены центральная магистраль 1, первая периферийная магистраль 2 и вторая периферийная магистраль 3.

Устройство содержит блоки 4 и 5 однонаправленных приемопередатчиков, блок 6 распределения приоритета, блок 7 распределения передачи, блок

8 двунаправленных приемопередатчиков, входы-выходы 9 и 0 блока 8, входы-выходы 11 блока 4, нхопы-ны3 1499356 ходы 1 2 блока 5, вто р» вход 13 блока 7, выход 14 запроса прерывания блока 5, выход 15 требования прямого доступа блока 5, вход 16 блока

5, выход 17 установки блока 4, первый вход 18 блоков б, второй вход

19 блока 6, первый вход 20 блока 7, выходы 21 и 22 блока б, выходы 23 и 24 блока 7.

Блок 8 двунаправленных приемопередатчикон содержит {фиг, 2) согласующий резистор 25, элементы И

26-29, согласующий резистор 30, конденсатор 31 . 15

Блок 6 распределения приоритета содержит (фиг. 3) элемент НЕ 32, триггер 33, элементы И 34 и 35, согласующие резисторы 36 и 37.

Блок 7 распределения передачи со - 20 держит (фиг. 4) элемент НЕ 38, триггер 39, элемент 40 задержки, элементы И 41 и 42, согласующие резисторы

43 и 44.

Устройство работает следующим об- 25 разом.

Двунаправленные магистральные сигналы, передаваемые устройствами, подключенными к первой периферийной магистрали 2, на центральную магист- 30 раль 1 и вторую периферийную магистраль 3, и наоборот, со стороны центральной магистрали 1 или второй периферийной магистрали 3 на первую периферийную магистраль 2, усиливаются блоком 8 двунаправленных при" емопередатчиков. Аналогично однонаправленные магистральные сигналы принимаются приемниками и усиливаются передатчиками первого блока 4 и щ второго блока 5 однонаправленных приемспередатчикон.

Приоритетные магистральные сигналы разрешения прерывания и разрешения на захват магистрали, формируемые пропессором, поступают иа вход

19 блока 6 и вход 20 блока 7, усили ваются и передаются либо @а первую периферийную магистраль 2, либо на вторую периферийную магистраль 3 в зависимости от того, к какой из магистралей подключено устройство, вызвавшее прерывание текущей программы или требующее разрешение на захват магистрали. 55

В случае наличия запросон на прерывание или запросон на захват магистрали от нескольких устройств, подключенных к разньм периферийным магистралям, усиленные сигналы разрешения на захват магистрали переда ются на первую периферийную магистраль 2, имеющую более высокий приоритет по сравнению с второй периферийной магистралью 3.

При выполнении отработки запроса на прерывание процессор формирует магистральный сигнал синхронизации и с некоторой задержкой сигнал разрешения прерывания. Сигнал синхронизации с центральной магистрали 1 пдступает на блок 8. При этом на выходе синхронизации блока 8 формируется сигнал, поступающий на первый вход блока б приоритета, на третий вход которого поступает сигнал запроса на прерывание с выхода 14 блока 5.

По переднему фронту сигнала с выхода синхронизации блока н блоке 6 заломинается состояние выхода 14 блока 5, Далее на шине центральной магистрали

1 формируется сигнал разрешения прерывания, поступающий на второй вход блока 6. Этот сигнал разрешения прерывания передается блоком 6 либо на выход 21 либо на выход 22.

При отработке запроса на захват магистрали в ответ на сигнал запроса магистрали процессор вырабатывает сигнал разрешения на захват магистрали, который с шины центральной магистрали 1 поступает на первый вход блока 7.

Далее сигнал разрешения на захват магистрали передается блоком 7 либо на выход 23, либо на выход 24 в зависимости от наличия инициативных сигналов на магистралях 2 или 3.

Блок 6 работает следующим образом. о

Сигнал с выхода 14 блока 5 поступает на информационный вход триггера 33, на вход синхронизации которого подается сигнал с выхода синхронизации блока 8. Сигнал разрешения прерывания с шины центральной магистрали 1 поступает на вход 19 элемента НЕ 32, а затем усилинается через элемент

И 34 и поступает на выход 21 или через элемент И 35 поступает на выход 22 в зависимости от состояния триггера 33.

Блок 7 захвата магистрали работает следующим образом. На информационный вход триггера 39 поступает сигнал с выхода 1 5 блока 5 . Сигнал разрешения на захват магистрали с выхода центральной магистрали 1 посту9356

25

35

5 49 пает на вход элемента HE 38, с выхода которого подается на вход синхронизации триггера 39 и вход элемента

40 задержки. Элемент задержки обеспечивает задержку сигнала разрешения на захват магистрали, превышающую задержку при переключении триггера 39.

С выхода элемента 4О задержки сигнал разрешения на захват магистрали поступает на входы первого элемента И 41 и второго элемента И 42.

В дальнейшем сигнал разрешения на захват магистрали усиливается и подается либо на выход 23, либо на выход 24 блока 7 в зависимости от состояния D-триггера 39.

Формула изобретения

1. Устройство для сопряжения центральной магистрали с периферийными магистралями, содержащее блок двунаправленных приемопередатчиков и два блока однонаправленных приемопередатчиков, причем первая группа входов-выходов блока двунаправленных приемопередатчиков.является группой входов-выходов устройства для подключения к шинам данных и синхронизации центральной магистрали, вторая группа входов-выходов блока двунаправленных приемопередатчиков является группой . входов-выходов устройства для подключения к шинам данных и синхронизации первой периферийной магистрали, группа входов-выходов первого блока однонаправленных приемопере-датчиков является группой входов-выходов устройства для подсоединения к режимным шинам центральной магистрали, группа входов-выходов второго блока однонаправленных приемопередатчиков является группой входоввыходов устройства для подсоединения к режимным шинам первой магистрали, выходы запроса прерывания, требования прямого доступа второго блока однонаправленных приемопередатчиков соединены соответственно с первым и вторым входами первого -блока одно нап равленных п рием on ер еда тчик ов, выход установки которого соединен с входом второго блока однонаправленных приемопередатчиков, о т л и ч а ющ е е с я тем, что, с целью расширения области применения, в устройство введены блок распределения передачи и блок распределения приоритета, причем выход синхронизации блока двунаправленных приемопередатч иков соединен с первым входом блока распределения приоритета, второй вход которого является входом устройства для подсоединения к шине разрешения прерывания центральной магистрали, третий вход блока распределения приоритета соединен с выходом запроса прерывания второго блока однонаправленных приемопередатчиков, а первый и второй выходы блока распределения приоритета являются выходами устройства„для подсоединения соответственно к шинам разрешения прерывания первой и второй периферийных магистралей, первый вход блока распределения передачи является входом устройства для подсоединения к шине разрешения прямого доступа центральной магистрали, второй вход блока разрешения передачи соединен с выходом требования прямого доступа второго блока однонаправленных приемопередатчиков, а первый и второй выходы блока распределения передачи являются выходами устройства для подсоединения соответственно к шинам разрешения прямого доступа первой и второй периферийных магистралей.

2. Устройство по п. I о т л и— ч а ю щ е е с я тем, что блок распределения приоритета содержит триггер, два элемента И, элемент НЕ и два согласующих резистора, причем выход элемента НЕ соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с прямым и инверсным выходами триггера, синхронизирующий и информационный входы которого являются первым и третым входами блока распределения приоритета, второй вход которого соединен с входом элемента НЕ, выход первого элемента И соединен с первым выводом первого согласующего резистора и с выходом разрешения прерывания первой периферийной магистрали блока распределенияя приоритета, в ыход н то рог о элемента И соединен с первым выводом второго согласующего резистора и с выходом разрешения прерывания второй периферийной магистрали, вторые выводы первого и второго согласующих резисторов соединены с шиной питания устройства.

3. Устройство по п. 1, о т л ич ающе ес я тем, что блок рас1499356 пределения передачи содержит триггер элемент НЕ, элемент задержки, Два элемента И и два согласующих резистора, причем выход элемента НЕ соединен с синхронизирующим входом триггера и с входом элементазадержки, выход которого соединен с первыми входами первого и второго элементов

И, вторые входы которых соединены соответственно с прямым и инверсными выходами триггера, информационный вход которого соединен с первым входом блока, второй вход которого соединен с входом элемента НЕ, выход первого элемента И соединен с первым выводом первого согласующего резистора и с первым выходом блока, выход второго элемента И соединен с первым выводом второго согласующего резистора и с вторым выходом блока, вто° рые выводы первого и второго согласующих резисторов соединены с шиной питания.

) 499356

1499356

Составитель Г. Стернин

Техред М.Ходанич

Корректор Л. Патай

Редактор В.Петраш

Производственно-полиграфическое предприятие, г. Ужгород, у». Проектная, Заказ 4695/48 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5