Устройство для контроля блоков буферной памяти

 

Изобретение относится к вычислительной технике и может быть использовано для построения устройств контроля блоков буферной памяти систем обработки информации. Целью изобретения является - повышение достоверности контроля. Устройство для контроля блоков буферной памяти содержит формирователь эталонных кодов 1, блок сравнения 2, блок управления 3, элемент ИЛИ 5, первый счетчик 7, регистр числа 4, второй счетчик 6 и блок памяти 8. Устройство обеспечивает контроль аппаратных средств слежения за степенью заполнения информационной емкости буферной памяти. 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BT0PCHOIVlV СВИДЕТЕЛЬСТВУ

ЕЕОВЗИВ

Ю

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4391984/24-24 (22) 14.03,87, (46) 15.08.89, Бюл. У 30 (72) В,С.Лупиков и В.В.Богданов (53) 681.327.6(088,8) (56) Авторское свидетельство СССР

Ф 754483, кл. G 11 С 29/00,1980.

Авторское свидетельство СССР

У 1293761,кл, G 11 .С 29/00, 1987. (54) УСТРОЙСТВО .ЛЛЯ КОНТРОЛЯ БЛОК0В БУФЕРНОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть исВ

„„Я0„„1501175.пользовано для построения устройств контроля блоков буферной памяти систем обработки информации. Цель изоб-. ретения — повышение достоверности контроля ° Устройство для контроля блоков буферной памяти содержит формирователь зталонных кодов I блок сравнения 2, блок управления 3, эле мент ИЛИ 5, первый счетчик 7, регистр числа 4, второй счетчик 6 и блок памяти 8. Устройство обеспечивает контроль аппаратных средств слежения за степенью заполнения информационной емкости буферной памяти. 4 ил.

На фиг.3 приведено управляющее слово, конкретное содержимое которого означает следующее: — в поле А (разрядьг 0-7) содержится код 255, который определяет длину данной составной части процесса контроля под управлением данного управляюще -o слова; в поле В (разряды 8,9,10) содержится логические единицы, которые определяют, что в каждом элементарном цикле (с нулевого по 255-й) должны последовательно выполняться операции записи (разряд 8) и чтения данных (разряд 9), единица в 10 -м разряде определяет конкретную длитель3

Изобретение относится к вычислительной технике и может быть использовано для построения устройств контроля блоков буферной памяти систем обработки информации.

Цель изобретения — повышение достоверности контроля.

На фиг;1 приведена структурная схема устройства; на Фиг.2 — струк- 10 турная схема одного из вариантов реализации блока управления; на фиг.3структура управляющего слова; на фиг.4 — временные диаграммы работы блока управления. 15

Устройство для контроля блоков .буферной памяти содержит формирователь 1 эталонных кодов, блок 2 сравнения, блок 3 управления, регистр 4 числа, элемент ИЛИ 5, второй счет- 20 чик 6 и первый счетчик 7, блок 8 памяти, вход 9 пуска, выходы 10 загрузки данных, вход 11 записи управляющего слова, вход 12 установки, выходы 13,14, t5 сбоя, проверяемый. блок 16 буферной памяти. На фиг. 1 пронумерованы входы и выходы блока

3 управления, а именно выхоцы 17—

24 и входы 25 — 29.

Один из возможных вариантов блока 3 управления (фиг,2) содержит триггеры 30 и 31, генератор 32 тактовых импульсов, элемент 33 HE элемент 34 И, счетчик 35, дешефратор 36,. элементы ИЛИ 37,38, триггеры 39-42.

Устройство реботает следующим образом.

Перед началом работы сигналом по входу 12 установки первый счетчик 7, триггеры 30,3 1 и 39,40 блока 3 уп- 40 равления, Формирователь 1 эталонных кодов и проверяемый блок 16 буферной памяти устанавливаются в исходные состояния.

В. режиме загрузки программы контроля на входы 10 загрузки последовательно поступают управляющие слова (данные) в сопровождении сигнала на . входе 11 устройства, который осуществляет запись управляющего слова в блок 8 памяти по .адресу, сформированному на счетчике 7. Задним фронтом сигнала на входе 11 устройства, про..шедшего через элемент ИЛИ 5, произво. дится модификация содержимого счет- 55 чика 7, т.е. к его содержимому добав ляется единица. Каждое управляющее слово, записываемое в блок 8 памяти, определяет одну составную часть процесса контроля и содержит следующие функциональные поля, а именно:

А — поле, определяющее длину данной составной части процесса контроля и задаваемое количеством обращений к проверяемому блоку буферной памяти с операциями на запись — чтение данных;

 — поле, определяющее виды выполняемых операций и временные их характеристики, содержащее два разряда, наличие логической единицы в каждом из которых задает соответственно операции записи и чтения данных, и содержащее разряды, характеризующие вре-.:. менные характеристики накопителя информации проверяемого блока памяти;

С вЂ” поле, определяющее контролируемые параметры данной составной асти проверки, включающее разрешение на контроль информации, разрешение на контроль правильности формирования сигналов степени заполнения буферной памяти, а именно "Буфер пуст", "Буфер заполнен" и промежуточные состояния, если такие имеются;

Д вЂ” поле, определяющее синхронизацию работы формирователя эталонных кодов.

1 ность формирования запросов на запись и чтение данньм; — в поле С (разряды 11, 12, 13) со-. держатся параметры, которые необходимо контролировать в процессе контроля под управлением данного управляющего слова, а именно: контроль идентичности записанной и считанной информации (единица в 13-м разряде), контроль формирования сигнала "Буфер пуст" по окончании контроля (единица в 12 -м разряде), отсутствие контро" ля формирования сигнала "Буфер запол1501175

Анализируется уровень сигнала на входе 25 "Буфер пуст", так как в разряде 12 присутствует единица, и в случае отсутствия высокого уровня сигнала "Буфер пуст" формируется сигнал сбоя на выходе 14 управления.Формируется сигнал сброса формирователя 1 кодов в исходное состояние, который поступает на выход 17 через элемент

ИЛИ 37; Формируется сигнал на выходе 24, который проходит через элемент ИЛИ 5 и увеличивает на единицу содержимое счетчика 7, т.е. на выходах блока 8 памяти устанавливается следующее управляющее слово. Формируется сигнал сброса триггера 41, который проходит через элемент ИЛИ

38, сбрасывает в нулевое состояние триггер 42 и, поступая на С-вход триггера 41, своим задним фронтом устанавливает его в нулевое состояние °

В последующих управляющих словах при задании соответствующих условий 25 производится контроль формирования сигнала на входе 26(высокий уровень сигнала на выходе "Буфер заполнен" проверяемого блока) и в случае его отсутствия формируется сигнал сбоя на выходе 25 управления. Процесс контроля под управлением К управляющих слов выполняется до появления сигнала на входе 12 установки, который устанавливает устройство в ис35 ходное состояние °

Формула изобретения

УстройстВО для кОнтроля блОкОВ бу 40 ферной памяти, содержащее формирователь эталлонных кодов, вход синхронизации которого соединен с первым выходом блока управления, выходы формирователя эталонных кодов являются 45 информационными выходами устройства, первый счетчик, элемент ИЛИ и блок . сравнения, о т л и ч а ю щ е е с я тем, что, с целью повьппения достоверности контроля, в него введены регистр числа, второй счетчик и блок памяти, причем информационные входы регистра являются первыми информационными входами устройства, выходы регистра числа соединены с первыми входами блока сравнения, вторые входы которого соединены с выходами форми- рователя эталонных кодов, вход устанонки которого соединен с вторым выходом блока управления, третий и четвертый выходы которого являются выходами разрешения записи и разрешения чтения устройства, пятый и шестой выходы блока управления соединены соответственно с входом записи регистра числа и первым входом элемента ИЛИ, второй вход которого соединен с управляющим входом, блока памяти и является входом записи управляющего слова устройства, вторые информационные входы которого соединены с информационными входами блока памяти, адресные входы которого соединены с выходами первого счетчика, счетный вход которого соединен с выходом элемента ИЛИ, первая группа выходов блока памяти соединена с информационными входами второго счетчика, вход записи и счетный входы которого соединены соответственно с седьмым и восьмым входами блока управления, де - . вятый, десятый и 4диннадцатый выходы которого являются соответственно первым, вторым и третьим выходами сбоя устройства, вход установки которого соединен с входом установки первого счетчика и блока управления, вторая группа выходов блока памяти соединена с входами команды блока управления, вход ошибки которого соединен с выходом блока сравнения, входы степени заполнения устройства соединены с входами соответственно "Буфер пуст" и "Буфер заполнен" блока управления, выход переполнения второго счетчика соединен с входом "Конец контроля", блока управления, вход запуска которого является одноименным входом устройства.

1501175

11 аП g

PQ8$98b< д 1 г Я Ч Х д 1 8 У ю и и 13 19 Ю сафисаиие I и В ф и Я м ф ф д « gg

Уеиод и

Йа,1 Тв В

Фсл„д Ъ Ю

9се 1 йХУ

Выа И

УМ,OTg$9дыяМ В

8ыхФ Ю дивРО

Яьлюд Ц дыхаУ 1Ч риФ 11

8ющд И

cN„6 44 Й р сйй иирява ии

ki„type nytm "

Составитель И.Чеботова

Редактор M.Недолуженко Техред М.Ходанич- Корректор Н.Борисова

Заказ 4879/51 Тираж 558 Подписное

ВНИИПИ Государственного комитета о изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., ц. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101