Устройство контроля синхронизма

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано в системах контроля и управления повышенной надежности. Цель изобретения - расширение функциональных возможностей устройства и повышение полноты контроля за счет определения номера канала, в котором произошла рассинхронизация, и положения сдвига фазы этого канала по отношению к синхронным сигналам других входных каналов. Устройство содержит три входных канала, три фазовых дискриминатора, три схемы выделения импульса, шесть элементов памяти, три элемента И, а также элемент ИЛИ. 3 ил.

СОЮЗ СОВЕТСКИХ. социАлистичеСких

РЕСПУБЛИК (504 G 01 R 29 18

3ЖОВ31И0 .

ГОСУДАРСТНЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4351861/24-21 (22) 29,12,87 (46) 30,08.89. Бюл, № 32 (71) Всесоюзный научно-исследовательский институт электромеханики (72) Л.А.федоров, И.И.Попов и В.В.Дергачев (53) 621,317.33(088,8) (56) Авторское свидетельство СССР

¹ 832697, кл, Н 03 В l/00, 1979, Авторское свидетельство СССР № 1115243, кл. G 01 R 29/18, 1985, (54) УСТРОЙСТВО КОНТРОЛЯ СИНХРОНИ311А (57) Изобретение относится к вычислительной технике и автоматике и моI

Изобретение относится к вычислительной технике и автоматике и может быть использовано при построении систем управления поВышенной надежности.

Целью изобретения является расширение функциональных возможностей, повышение полноты контроля за счет определения номера канала,.в котором произошла раосинхронйзация,.и положение. сдвига фазы этого канала по отношению к синхронным сигналам других входных каналов °

На фиг.l приведена структурная схема устройства; на фиг.2 — схема блока выделения импульса; на фиг.3временные диаграммы, поясняющие работу устройства.

Трехканальное устройство контроля синхронизма (фиг,l) содержит входные каналы 1, 2 и 3 импульсных сигналов, „„SU„„3 504629 А 1 жет быть использовано в системах конт+ роля и управления повышенной надежности, Цель изобретения — расширение функциональных возможностей устройства и повышение полноты контроля за счет определения номера канала, в котором произошла рассинхронизация, и положения сдвига фазы этого канала по отношению к синхронным сигналам других входных каналов„ Устройство содержит три входных канала, три фа" зовых дискриминатора, три схемы выделения импульса, шесть элементов памяти, три элемента И, а также э. емент ИЛИ, 3 ил, фазовые дискриминаторы 4, 5 и 6, выполненные, например, в виде схем

ИСКЛЮЧАЮЩЕЕ ИЛИ, блоки 7, 8 и„9 выделения импульса, выполненные,.на- leaL пример, в соответствии с фиг.2, поро- (, Д говые элементы 10, 11 и 12, выполненные, например, в, виде одновибраторов; элементы 13, 14 и 15 памяти, вы.полненные,,например,.в виде D-триггеров, элементы И 16, 17 и 18; элемент ИЛИ 19, элементы 20, 21 и 22 па" мяти, выполненные, например, в виде RS-òðèããåðoâ; выходы устройства

23-28.

Входные каналы l 2 и 3 соответст- 3 венно подключены к первым входам фазовых дискриминаторов 4, 5 и 6 и к первым входам элементов И 16,,17 и

181 а также соответственно к вторым входам фазовых дискриминаторов 5, 6 и 4.. Выходы фазовых дискриминаторов

3 1504629

4, 5 и 6 соответственно подключены к входам блоков 7, 8 и 9 выделения импульсов, Выходы блоков 7, 8, 9 соответственно подключены к информа5 ционным входам элементов 13, 14 и 15 памяти„и к вторым входам элементов

И 16, 17 и 18, выход блока 7 через пороговый элемент 10 подключен к счетному входу элемента 15 памяти и к пер 10 вому входу элемента ИЛИ 19, выход . блока 8 через пороговый элемент 11 подключен к счетному входу элемента

13 памяти и к второму входу элемента ИЛИ 19, выход блока 9 через пороговый элемент 12 подключен к счетному входу элемента 14 памяти и к третьему входу элемента ИЛИ 19. Выход элемента ИЛИ 19 подключен к сбросовому входу элементов 20, 21 и 22 памяти. 20

Выходы элементов 13, 1,4 и 15 памяти соответственно подключены к третьим входам элементов И 16, 17 и 18, выходы которых соответственно подключены к установочным входам элементов

20, 21 и 22 памяти. Выходы элементов

13-15 и 20-22 памяти являются выходами устройства, На фиг.2 приведена принципиальная схема возможного варианта схемы вы в 30 деления импульса, которая содержит

JK-триггер 29 и элемент И 30, Входной сигнал подключен к счетному входу триггера 29 и к первому входу элемента И 30. Вход 3 триггера 29 подключен к "1". Инвертирующий выход триггера 29 подключен к второму входу элемента И 30, к K-входу триггера

29 подключен прямой выход триггера, Выходом блока вьщеления импульса явля-10 ется выход элемента И 30.

На фиг.3 приведены сигналы 31, 32, 33 входных каналов l 2, 3 соответственно, сигналы 34, 35, 36 с выходов дискриминаторов 4, 5, 6 соответст- 45 венно, сигналы 37, 38, 39 с выходов блоков 7, 8, 9 вьщеления импульса со-" ответственно, сигналы 40, 41, 42 с выходов пороговых элементов 10, Il, 12 соответственно, сигнал 46 с выхода элем;нта 19, сигналы 47 48, 49 с выходов элементов 20, 21, 22 паMRTH соответственно, Устройство работает следующим образом.

В начальный момент и в случае синхронизма импульсов во всех трех входных каналах на выходах фазовых дискриминаторов 4, S и 6, блоков

7, 8 и 9 вьщеления импульсов и пороговых элементов 10, 11 и 12 сигналы отсутствуют, элементы 13-15, 20-22 установлены в "011, Если, например, входной канал 3 . вышел из синхронизма, т.е. импульсы в канале 3 имеют фазовый сдвиг по отношению к синхронным сигналам каналов 1 и 2, то на выходах фазовых дискриминаторов 4 и 6 появляются импульсы 34 и 36, соответствующие фаэовому сдвигу. Блок выделения импульса служит для выделения одного из двух импульсов фазового дискриминатора в каждый период следования импульсов.

Зто нужно для однозначного определения положения сдвига фазы по отношению к синхронным сигналам (опережение или запаздывание). В данном случае на выходах блоков 7 и 9 вьделения импульсы появляются первые из двух импульсов с выходов фазовых дискриминаторов 4 и 6. Одновибраторы 10, 11 и l 2 настроены на вьдачу импульсов, длительность которых сооTBетствует точности контроля синхронизма (порог синхронизма) . Если разность фаз рассинхронизации с выходов блоков 7, 8 и 9 превышает заданный порог синхронизма,. то на счетные входы элементов 13, 14 и 15 соответственно, поступают импульсы с длительностью, определяемой настройкой одновибраторов.

В данном случае импульсы появляются на выходах одновибраторов 10 и 12 (40, 42). Импульс с выхода одновибратора 10 вызывает срабатывание элемента 15 и сброс элементов 20, 21, а на выходе 25 устанавливается сигнал 45.

Срабатывание триггера 15 указывает на рассинхронизацию в третьем входном канале. Одновременно дается разрешение на анализ положения сдвига фаз рассинхронизированного канала по отношению к синхронным .сигналам..

Анализ проводится на элементах И 16, 17, 18 и RS-триггерах.20, 21 и 22 соответственно для сигналов входных каналов,1, 2 и 3.

Анализ положения сдвига фаз заключается в сравнении сигнала сдвига фазы с выхода блока вьделения импульса и сигнала входного канала, в котором произошла рассинхронизация. Если входной сигнал и сигнал сдвига фазы совпадают, то на выходе элемента И появляется импульс, устанавливающий соответствующий триггер. Установка

5 ° 1 5046 триггера опрецеляет опережение фазы рассинхронизираванного сигнала по отношению к синхронным, Если входной сигнал и сигнал сдвига фазы не совпадают, то триггер не устанавливается и это соответствует запаздыванию фазы рассинхронизираваннаго и синхронных входных сигналов ° В данном случае входной сигнал 33 не совпадает с сигналом сдвига фазы с выхода схемы

9 и триггер 22 не устанавливается.

Это значит что фаза сигнала рассинхронизированного канала 3 запаздывает по отношению к сигналам синхронно ра- !» ботающих каналов 1 и 2.

Аналогично в случае рассинхранизации во входном канале I при синхронной работе в каналах 2 и 3 устанавливается триггер 13 и состояние тригге- 20 ра 20 определяет положение фазы данного канала па отношению к каналам

2 и 3. В случае рассинхронизации в канале 2 устанавливается триггер 14 и положение сдвига фазы определяет триггер 21, Таким образом, в случае рассинхранизации одного из входных каналов определяется номер этого канала и положение фазы рассинхронизации по отношению к синхронно работающим входным каналам, В случае, если произошла рассинхронизация в двух входных каналах, но сдвиг фазы в .одном из них меньше установленного порога синхранизма, 35 то рассматривается рассинхронизация канала, у которого сдвиг фазы превышает порог синхранизма, В случае, если рассинхронизация. произошла в трех входных каналах и сдвиг фазы любого канала превышает порог синхронизма по отношению к любому другому входному каналу, то устанавливаются элементы 13, 14 и 15, чта соответствует рассинхронизации всех трех входных каналов, а состояния элементов 20, 2! и 22 соответственно определяют положения опережения или запаздьгвания сдвига фазы первого входного канал по отношению к третьему входному каналу, второго входного канала — к перваиу входному каналу, третьего входного канала — к второму каналу.

В начальном состоянии все элементы памяти абнулятся сигналом исходного ,положения, который может подключаться к сбросавым входам элементов па2о 6 мяти, напрнмер, через четвертый вход элемента 19.

Ф о р м у л а и з о б р е т е н и я

Устройство контроля синхронизма, содержащее фазовый дискриминатор> подключенный первым входом к первому входному каналу, элемент памяти, о тгп и ч а ю щ е е с я тем, чта, с целью повышения полноты контроля за счет определения канала рассинхранизации, в него введены два дискриминатора, три блока выделения импульса, пять элемечтов памяти, три пороговых элемента, три элемента И> элемент ИЛИ, причем первые входы второго и третьего фазовых дискриминаторов подключены соответственно к второму и третьему входным каналам, а также к первым входам второго и третьего элементов II, первый вход первого фазового дискриминатора подключен к первому входу первого элемента И, а вторые входы первого, второго и третьего фазовых дискриминаторов подключены < соответственно х третьему, первому и второму входным каналам, выходы фазовых дискриминаторов соответственно подключены к.вхадам блоков выделения импульса, выходы которых соответственно подключены к информационным входам первого, второго и третьего элементов И, выход первого блока выделения импульса через первый пороговый элемент подключен к счетному входу третьего элемента памяти и к первому входу элемента ИЛИ, выход второго блока выделения импульса через второй пороговый элемент подключен к счетному входу первого элемента памяти и к второму входу. элемента ИЛИ, выход третьего элемента выделения импульса через третий пороговый элемент подключен к счетному входу второго элемента памяти и к третьему -входу элемента И1И, выход которого подключен к сбросовым входам четвертого, пятого и шестого элементов памяти, выходы первого, второго и третьего элементов памяти подключены соответственно к третьим входам первого второго и третьего элементов И, выходы которых соответственно подключены к установочным входам четвертого, пятого и шестого элементов памяти, причем выходы элементов памяти являются выходами устройства, 1504629

Составитель Б,Куча

Редактор И,Рыбченко ТехредМ.Дидык

Корректор О.Кравцова

Заказ 5249!47 Тираж 714 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101