Индикатор синхронизма

 

Изобретение может использоваться в системах управления для контроля синхронизма частот и позволяет повысить точность определения состояния синхронизма. Индикатор синхронизма содержит фазовый дискриминатор 1,состоящий из .элементов И 8, У, инверторов 10, 11 и элемента ИЛИ 12, преобразователь 2 время - код, двухпо роговый блок сравнения (ДБС) 3, анализатор 4 состояния синхронизму, состоящий из элементов И-НЕ 18-20, триггеров 21, 22, счетчиков 23, 24, дешифраторов 25, 26 элемента И 27 и элемента ИЛИ 28, блок индикации 5, элемент ИЛИ 6 и элемент И 7. При наличии синхронизма частоты инфодмационного и эталонного сигналов, поступающих на фазовый дискриминатор 1, д.б. равными и сдвинутыми на 90 , В фазовом дискриминаторе 1 счетчик 15 подсчитывает число импульсов, соотв. расхождению фаз. Код этого числа сравнивается в ДБС 3 с заданным макс, возможным рассогласованием фаз. При фазовом сдвиге, попадающем в заданньм диапазон,- ДБС 3 формирует сигнал логической 1, поступалщий на анализатор 4. Для предотвращения ложного срабатывания индикатора син-. хронизма анализ величины фазового рассогласования осуществляется в определенном интервале времени. 2 нл. /)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (д1) q G 01 R 29/18, Н 04 L 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3927636/24-09 (22) 09.07.85 (46) 07.10.88. Бюл. Ф 37 (72) В.С. Новиков, С.И. Князьков, Ю.В. Маликов и А.Е. Демин (53) 621.396.668(088.8). (56) Авторское свидетельство СССР

У 542327, кл. Н 03 В 1/00, 1975.

Авторское свидетельство СССР К 832697, кл. Н 03 В 1/00, 1981. (54) ИНДИКАТОР СИНХРОНИЗМА (57) Изобретение может использоваться в системах управления для контроля синхронизма частот и позволяет повысить точность определения состояния синхронизма. Индикатор синхронизма содержит фазовый дискриминатор 1,состоящий из,элементов И 8, 9, инверторов 10, 11 и элемента ИЛИ 12, преобразователь 2 время — код, двухпороговый блок сравнения (ДБС) 3, анализатор 4 состояния синхрониэма, состоящий из элементов И-НЕ 18-20, триггеров 21, 22, счетчиков 23,. 24, дешифраторов 25, 26 " элемента И 27 и элемента ИЛИ 28, блок индикации 5, элемент ИЛИ 6 и элемент И 7. При наличии синхронизма частоты информационного и эталонного сигналов, поступанищих на фазовый дискриминатор 1, о д.б. равными и сдвинутыми на 90

В фазовом дискриминаторе 1 счетчик

15 подсчитывает число импульсов, соотв ° расхождению фаз. Код этого числа сравнивается в ДБС 3 с заданным макс. возможным рассогласованием

C фаз. При фазовом сдвиге, попадающем в в заданный диапазон; ДБС 3 формирует сигнал логической "1", поступающий на анализатор 4. Для предотвращения С ложного срабатывания индикатора синхронизма анализ величины фазового рассогласования осуществляется в определенном интервале времени. 2 ил.

1429062

Изобретение относится к автоматике и может быть использовано в системах управления для контроля синхронизма частот.

Цель изобретения — повышение точности определения состояния синхронизма.

На фиг. 1 представлена структурная электрическая схема индикатора синх- 10 р кинизма; на фиг ° 2 - временные диа" граммы работы устройства.

Индикатор синхронизма содержит ,фазовый дискриминатор 1, преобразователь 2 время — код, двухпороговый блок 3 сравнения, анализатор 4 состояния синхронизма, блок 5 индикации, элемент ИЛИ 6 и элемент И 7.

Фазовый дискриминатор 1 содержит первый и второй элементы И 8 и 9, первый и второй инверторы 10 и 11 и элемент ИЛИ 12. Преобразователь 2 ,время — код содержит генератор 13 так товыхх импульсов, элемент И-НЕ 14 и

: счетчик 15. Двухпороговый блок 3 срав 25 ,,нения содержит схему 16 формирования

:порогов и схему 17 сравнения.

Анализатор 4 состояния синхронизма, содержит первый, второй и третий элементы И"НЕ 18-20, первый и второй триггеры 21 и 22, первый и второй счетчики 23 и 24, первый и второй де шифраторы 25 и 26, элемент И 27 и элемент ИЛИ 28 ° ! Индикатор синхронизма работает

35 еледующим образом.

Информационный и эталонный сигналы

Й„ и 1з (фиг. Za,b) поступают на соответствующие входы первого элемента

И 8, а также на соответствующие входы 40 элемента ИЛИ;12 фазового дискримина-. тора 1. При наличии синхронизма частоО ты f и Е равны и сдвинуты на 90

На выходе первого элемента И 8 фазового дискриминатора образуются импуль-45 сы (фиг.2б), которые поступают напервый вход элемента И4 Е 14 преобразователя 2. На второй вход элемента

И-НЕ 14 поступают тактовые импульсы с генератора 13 преобразователя 2 (фиг.2г). С выхода элемента И-НЕ 14 отселектированные импульсы (Фиг.2А) подаются на счетный вход счетчика 15, который пспсчитывает число импульсов и хранит его до момента прихода на его установочный вход напряжения с выхода элемента ИЛИ 12 фазового дис- криминатора, предварительно проинвер- . тированного вторым инвертором 11 (фиг.2 ). При этом счетчик 15 устанавливается в состояние "0", а двоичный код числа импульсов с выхода счетчика 15 поступает на схему 17 сравнения двухпорогового блока 3 сравнения„ на которую со схемы 16 формирования порогов поданы два значения пороговых величин в двоичном коде. Максимальное число импульсов счета достигается при сдвиге фазы одного из сигналов относительно центрального положения на+90,минимальное — при сдви-, h ге фазы на -90 . В соответствии с заданным максимально возможным рассогласованием фаз установлены нижний и верхний пороги на схеме 16 формирования пброгов, которые подаются на схему 17 сравнения.

При фазовых сдвигах входных сигналов, попадающих в заданный порогами диапазон, схема 17 сравнения формирует напряжение логической единицы, которое поступает на информационный вход триггера 21 анализатора 4 и переписывается на его выход (фиг.2ь) синхроимпульсами генератора 13, поступающими с выхода элемента И 7 (фиг.2 к) и отселектированными вторым, элементом И 9 (фиг.2ж) по стробу с первого инвертора 10 (фиг.2е) и на элементе И 7 стробом с.элемента ИЛИ 6 (фиг, ZH). Начало импульса строба элемента ИЛИ 6 формируется первым импульсом счета в счетчике 15 преобразователя 2. Конец строба совпадает с началом установочного импульса с выхода, второго инвертора 11 (фиг.2)).

При отсутствии на синхровходе триггера 21 импульсов считывания на прямом выходе этого триггера. запоминается напряжение, соответствующее входному на момент последнего импульса считывания. Напряжение логической единицы триггера 21 поступает на первый вход третьего элемента И-НЕ 20.

Для предотвращения ложного срабатывания индикатора синхронизма и по вышения .точности определения состояния синхронизма в индикаторе синхронизма предусмотрен анализ величины фазового рассогласования на некотором интервале времени, в течение которого схема сравнения выдает решения о нахождении фазового сдвига в пределах выставленного диапазона.

Для этого с прямого выхода триггера

21 анализатора 4 напряжение логической единицы подается на второй вход

1429062 второго элемента И-НЕ 19, на первый вход которого поступает сигнал с второго инвертора 11 (фиг.2 ). На выходе этого элемента И-НЕ 19 формируются импульсы (фиг.2ар, несущие инфор5 мацию о нахождении устройства в допуске фазовых рассогласований. Последовательность импульсов поступает на счетный вход первого счетчика 23 анализатора 4. После накопления в счетчике 23 заданного число импульсов, определяемого дешифратором 25, на выходе дешифратора 25 вырабатывается напряжение, которое переводит второй триггер 22 в состояние, соответствующее логической единице на его выходе, При этом с элемента И-HE

20 на вход блока 5 индикации поступает сигнал. 20

При нарушении фазовых соотношений между входными сигналами происходит обнуление счетчика 23 путем подачи на установочные входы счетчика 23 и триггера 22 сигнала с выхода дешиф- 25 ратора 26 числа импульсов счетчика

24. Сигналы установки формируются при поступлении на счетный вход второго счетчика 24 некоторого наперед заданного числа импульсов и срабатывании дешифратора 26.

Обнуление счетчика 24 осуществляется либо импульсами с инвертора 11, отселектированными на элементе И 27, которые поступают на первый вход эле- . мента ИЛИ 28, либо напряжением логической единицы, поступающим на второй вход элемента ИЛИ 28 с прямого выхода триггера 21. Выходной импульс элемента ИЛИ 28 осуществляет обнуление счетчика 24.

Формула изобретения

Индикатор синхронизма, содержащий последовательно соединенные фазовый дискриминатор, анализатор состояния синхронизма и блок индикации, о т л ич а ю шийся тем, что, с целью повышения точности определения состояния синхронизма, введены преобразователь время " код, двухпороговый блок сравнения, элемент ИЛИ и элемент

И, первый вход которого соединен с выходом элемента ИЛИ, входы которого объединены с входами двухпорогового блока сравнения и подключены к сигнальным выходам преобразователя время — код, сигнальный вход и тактовый выход которого подключены к соответствующим выходу и входу фазового дискриминатора, выход которого дополнительно подключен к установочному входу преобразователя время — код, выход двухпорогового блока сравнения подключен к первому управляющему входу анализатора состояния синхронизма, второй управляющий вход которого подключен к выходу элемента И, второй вход которого подключен к стробирующему выходу фазового дискриминатора.

1429062

Составитель А. Андрианов

Техред А.Кравчук КорректорИ. Шароши, Редактор В. Данко

Тираж 772 Подписнае

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, .Москва, Ж-35, Раушская наб., д. 4/5

Заказ 5121/43

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4