Цифровой формирователь функций

 

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных цифровых вычислительных системах , в частности, в системах конвейерной обработки сигналов РЛС , предназначенных для зондирования окружающей среды. Целью изобретения является расширение области применения. Это достигается тем, что в состав формирователя, включающего блок задания режима, два регистра, генератор импульсов, счетчик, блок управления, два блока памяти со специально занесенной в них информацией, сумматор и выходной коммутатор, введены вычитатель, два коммутатора, два регистра, две схемы сравнения 14 и 17, две группы 6 и 16 двухвходовых элементов И и определенные связи между указанными элементами. По сравнению с известными формирователями изобретение позволяет сделать его схемотехническое решение унифицированным, не зависящим от числа заданных для данного устройства шагов дискретности аргументов, причем эффективность подобного упрощения растет с увеличением числа шагов дискретности аргумента заданной функции. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABT0PCHOMY СВИДЕТЕЛЬСТВУ

ЫП1Л113 ::., :йййЯ

БлБJ 1&::,.=.- А

7-щ з7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4390995/24-24 (22) 18,01.88 (46) 15,09.89. Бюл. У 34 (71) Специальное конструкторско"технологическое бюро Института радиофизики и электроники АН УССР .(72) В.Н,Кондратьев, М ° Е .Бычков, Л,Н,Горовая и Б.А.Малышевский (53) 681.325(088.8) (56) Авторское свидетельство СССР

11- 1267395, кл. G 06 F )/02, 1984.

Авторское свидетельство СССР

Ф 1287135, кл, G 06 F 1/02, 1985. (54) ЦИФРОВОЙ ФОРМИРОВАТЕЛЬ ФУНКЦИЙ (57) Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных цифровых вычислительных системах, в частности в системах конвейерной обработки сигналов РЛС, предназначенных для зондирования окружающей среды. Целью

„.,зо„„щщдв А1 (17 4 С 06 F 1/02

2 изобретения является расширение области применения, Это достигается тем, что в состав формирователя, включающего блок задания режима, два регистра генератор импульсов, счетчик, блок управления, два блока памяти со специально занесенной в них информацией, сумматор и выходной коммутатор, введены вычитатель, два коммутатора, два регистра, две схемы сравнения 14 и 17, две группы 6 и 16 двухвходовых элементов И и определенные связи между указанными элементами, По сравнению с известными формирователями изобретение позволяет сделать его схемотехническое решение унифициро- а с0 ванным, не зависящим от числа заданных для данного устройства шагов дискретности аргументов, причем эффективность подобного упрощения растет С с увеличением числа шагов дискретности аргумента заданной функции. 3 ил.

1-2 " х=р

Ф (>) -и и макс

«х))) 2 +О 5 2

1508199

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных цифровых вычислительных системах, в част- 5 ности в системах конвейерной обработки сигналов, предназначенных для зондирования окружающей среды, Цель изобретения - расширение области применения за счет возможности формирования функций с переменным шагом дискретности .

Соответственно в блоке 7 памяти хранятся коды

G(x)= (0 08+9 92sin (7iezp(» — ßê„

На фиг,1 изображена структурная схема цифрового формирователя функций; на фиг,2 — функциональная схема блока управления цифрового формирователя функций; на фиг,3 — временные диаграммы работы цифрового формирователя функций, 20

Цифровой Формирователь функций со держит блок 1 задания режима, коммутатор 2 адреса, первый блок 3 памяти, регистр 4 вычитателя, вычитатель 25

5, группу 6 элементов И, второй блок .

7 памяти, регистр 8 функции, выходной коммутатор 9, счетчик 10, коммутатор

11 сумматора, сумматор l 2, регистр

13 адреса, схему 14 сравнения, регистр 30

15 сумматора, группу 16 элементов И, схему l7 сравнения, генератор 18 импульсов и блок 19 управления, а также вход 20 переключения выходных каналов, выходы 21-1, 21-2,...,21-ш, выход 22 блока задания режима, выход

23 первого блока памяти, выход 24 регистра функции, выход 25 счетчика, вывыход 26 коммутатора сумматора,. выход 27 регистра адреса, выход 28 ре- 40 гистра сумматора, выход 29 второй группы элементов И, входы 30-35 блока управления, выходы 36-44 блока управления, выходы 45 и, 46 соответственно сброса и такта формирователя, 45

Блок управления (фиг,2) образуют элементы ИЛИ 47 и 48, элемент HF, 49, триггер 50-54, элементы И 55-.61, элемент ИЛИ 62, элементы 63 и 64. задержки, счетчик 65 и регистр 66, Рассмотрим пример применения цифрового формирователя Функций для генерации весовой функции Хемминга в конвейерной специализированной вычислительной системе, используемой для обработки сигналов радиолокатора в реальном масштабе времени, В блоке 3 цифрового формирователя функций должнь храниться коды

Рассмотрим случай, когда N» =11, N=10 на входе 20 — поз. "3", Согласно временным диаграммам на фиг.3 на вход 45 цифрового формирователя функций подается сигнал

"Сброс", по которому происходят начальные.установки определенных.регистров, счетчиков и триггеров, входящих в его состав. При этом в блоке 19 управления триггеры 50 и 52 через элемент ИЛИ 47, триггер 51, триггеры 53 и 54 через элемент ИЛИ 48 устанавливаются в нулевое состояние, счетчик

65 и регистр 66 — в начальное состо- яние. Этим же сигналом через элемент

ИЛИ 62 блока 19 управления по выходу

36 счетчик 10 также устанавливается в нулевое состояние,.а через элемент

64 задержки блока 19 по выходу 42 сигнал "Сброс" проходит на вход разрешения приема в регистр 4. Величина задержки подбирается равной или большей времени прохождения данных через коммутатор 2 и блок 3. Установившиеся на выходах триггеров 51 и

52 нулевые потенциалы при этом по выходам 41 и 39 соответственно поступают на управляющие входы коммутаторов 2 и 11, разрешая прохождение информации с блока 1 на выход коммутатора 2 и с выхода 25 на выход коммутатора 11. Кроме того, нулевой потенциал на выходе 39 запрещает прохождение кода с входа 20 через группу

16 элементов И на вход сумматора 12 с выхода 29,и занесение единичного сигнала на вход переноса в младший разряд сумматора 12, Поэтому нулевой код со счетчика 10 через коммутатор

11, а далее с выхода 26 сумматора

12 проходит на информационный вход регистра 13. Одновременно код числа дискрет Nc с выхода 22 проходит через коммутатор 2 на адресный вход блока 3, на выходе которого формируется код f(N), который принимается на регистр 4. По следующему эа

5 150819 сигналом "Сброс" первому сигналу

"Такт" на входе 30 в цифровом формирователе функций запускается генератор 18 тактовых импульсов в pet

5 зультате чего начинают вырабатываться последовательности импульсов С 1 и СИ2, поступающие в блок 19 управления по входам 32 и 33 соответственно. Кроме того, сигнал Такт" устанавливает в .блоке 19 триггер 50 в единичное состояние, в результате чего первый Cnl через элемент И 55 устанавливает в единичное состояние триггер 51, в результате чего на выходе 41 появляется единичный потенциал и информационные входы коммутатора 2 переключаются на прохождение информации с выхода 27 на выход коммутатора,2. Выходной импульс с эле- 20 мента И 55 проходит также на выход

40, разрешая при этом прием информации со счетчика 10 в регистр 13. Поскольку N>0, то на выходе схемы 14 сраннения присутствует нулевой сиг- 25 нал, который по входу 35 проходит на элемент HE 49 блока 19, а сигнал СИ1 проходит через элемент И 61 на вход элемента 63 задержки, с выхода которого он следует на выход 43, разрешая 30 прием на регистр 8, Величина задержки при этом должна быть не меньше . времени прохождения данных по цепочке: выход 27 — коммутатор 2 — блок 3— вычитатель 5 — группа 6 элементов И

35 блок 7, В результате этого нулевой код с выхода регистра 13 проходит через коммутатор 2 на вхоц блока 3, на выходе которого образуется код.f(o)=, Ц

=1-2, поступающий на вход вычитаемого вычитателя 5„ Если имеет место

И (М то f(N) (1-2 " и на выходе макс вычитателя 5 должен быть отрицательный код, то при принятом способе вычитания (вычитаемое представляется отрицательным числом в дополнительном коде ) переноса из старшего значащего разряда не возникает и полученная на выходе вычитателя 5 разность f(N).f (о) через группу 6 не проходит, т,,е, на входе блока 7 присутствует нулевой код, что соответствует значению F(o) на выходе блока 7, который принимается на регистр 8, с выхода которого поступает на информационный вход коммутатора.9, В это время на регистре

66 блока 19 управления находится код начальной установки, который поступает с выхода 44 на управляющий вход

9 6 коммутатора 9, в результате чего на выходе 21-1 выбирается код F(o) Если имеет место N N. то f(N) 1-2 и макс на выходе вычитателя получают код

f (N)-f (о)=0, Хотя в этом случае и появляется сигнал переноса из старшего разряда (00...000+11...111+00...

001=100...000), код на вход блока

7 через группу 6 проходит также нулевой, Также по сигналу СИ1 импульс с выхода элемента И 55 блока 19 управления поступает на счетный вход счетчика 65, увеличивая его содержимое на единицу, т.е, в данном случае в счетчике 65 хранится код 01. Следующий за СИ1 импульс СИ2 поступает на вход установки в единичное состояние триггера 52 и на вход элемента И 56, В первом случае единичный потенциал с выхода триггера проходит на выход

39, во втором случае соответствующий импульс проходит на выход 38, В результате этого коммутатор 11 переходит в состояние, соответствующее прохождению информации из регистра

l5 на выход коммутатора 11 и далее на вход сумматора 12, группа 16 пропускает код входа 20 с выхода 29 на второй вход сумматора 12, открывается цепь входа переноса в младший разряд сумматора 12, а также разрешается прием в регистр 15 из регистра 13, Таким образом, в регистре 13 находится код 00...000, который через коммутатор 11 проходит на сумматор 12 и складывается на нем с двоичным кодом входа 20 и единицей в младшем разряде на входе переноса, т,е. на информационном коде регистра 13 устанавливается код 00...0011. По этому импульсу СИ2 код Gl из счетчика 65 блока 19 управления переносится в регистр 66. В следующем такте открываются цепи приема в регистры 13 и 8, в результате чего в регистр 13 принимается коц 00...011, который прохо.дит на вход блока 3, на выходе которого формируется код f(3), на выходе вычитателя находится код Е (И)-f (3)00

На выходе блока 7 в соответствии с изложенным формируется код F(0,3), который принимается регистром 8 и по выходу 24 проходит на информационный вход коммутатора 9. Поскольку в это время на его управляющем входе находится код 01, то код появляется на выходе 21-2. По этому же импульсу

СИ1 содержимое счетчика 65 блока 19

1508199 управления также увеличивается на единицу описанным способом, в результате чего в нем устанавливается код 10. Следующий импульс СИ2 снова вырабатывает положительный сигнал

5 на выходе 38, по которому код 00 °,.011 принимается в регистр .15, а также переносит код 10 со счетчика 65 блока

19 управления в регистр 66 и с выхо- 10 да 44 на управляющий вход коммутатора 9. В результате на входе регистра 13 находится код 00...110. Третий импульс .GHI пропускает этот код на вход блока 3, на выходе которого появляется код Е(6), на выходе вычитателя 5 появляется разность f(Z)SC6), которая попадает на адресный вход блока.7, образуя на его выходе код F(0,6), который поступает на информационный вход коммутатора 9 и далее в собтветствии с состоянием

1О на его управляющем входе на выход 21-3. При этом в счетчике 65 блока 19 устанавливается код 11. 25

После третьего импульса СИ2 по четвертому импульсу СИ1 на информационном выходе 21-4 появляется код F(0,9) причем на счетчике 65 блока 19 управления снова устанавливается код 00, 30 а также появляется сигнал переполнения счетчика. Указанный сигнал в блоке.19 устанавливает в единичное состояние триггер 53. Поскольку в схеме 17 сравнения коды не совпадают, триггер 54 блока 19 остается в нулевом состоянии. В результате по сигналу переполнения на выходе элемента И 59 возникает импульс, который с выхода 37 проходит на счетный 40 вход счетчика 10 увеличивая его содержимое на единицу, т;е. в счетчике устанавливается код 00...001. По4 скольку триггер 53 находится в единичном cocToRHHH ° то по очередному 45 импульсу СИ2 на выходе элемента И 57 появляется сигнал, который через элемент ИЛИ 47 устанавливает триггеры "

50 и 52 в нулевое состояние, запрещая дальнейшую выработку сигналов разрешения приема в регистры 13 и 8 по вы" ходам 40 и 43 соответственно, а также устанавливает нулевой потенциал на выходе 39, разрешая прохождение инфор" мации со счетчика 10 через коммутатор 55

11 на вход сумматора 12 и запрещая прием кода с входа 20 через группу

16 на вход сумматора 12 и прием сигнала переноса в младший разряд сумматора 12, Не вырабатывается сигнал,—

I разрешающий прием в регистр 15, вырабатываемый элементом И 56 блока 19, B то же время по очередному импульсу

СИ1 на выходе элемента И 60 блока 19 появляется сигнал, который через элемент ИЛИ 48 устанавливает триггер 53 в нулевое состояние. На этом завершается первый такт работы цифрового формирователя функций, Следующий такт обработки начинается по приходу следующего сигнала Такт, Рассуждая таким образом, получим, что в очередном такте работы на выходы 21 — 1, 21-2, 21-3 и 21 4 будут выданы весовые функции F(0,1), F(0,4), F(0,7) и. Р(1) соответственно. При этом ни в схеме 14 сравнения, ни в схеме 17 сравнения на рассмотренном этапе работы цифрового формирователя функций не.вырабатывается единичный сигнал, Рассмотренный такт работы заканчивается тем, что в счетчике 10 устанавливается код 00...010, Тогда уже после первого импульса .СИ1 относительно прихода третьего сигнала "Такт" в схеме 17 сравнения возникает единичный сигнал совпадения кодов, который по входу 34 устанавливает в блоке 19 управления триггер 54 в единичное состояние, в результате чего вместо единичного сигнала на выходе 37, увеличивающего на единицу содержимое счетчика 1.0, вырабатывается сигнал установки в нулевое состояние счетчика 10 по выходу 36. В этом такте по сигналам СИ,1 на регистр 13 последовательно друг за другом принимаются коды 00...0010, 00...0101, 00...1000, 00...1011. В последнем случае схема

14 сравнения вырабатывает единичный сигнал, свидетельствующий о том, что соответствующего значения не существует, Поэтому указанный сигнал проходит на .вход установки в нулевое состояние регистра 8 и одновременно через инвертор 49 блока 19 на запрет выработки сигнала на вход управления приемом регистра 8. Этим завершается один цикл работы цифрового формирователя функций, после чего по приходу следующего сигнала "Такт" по входу 46 процесс повторяется, Формула и з о б р е т е н и я

Цифровой формирователь функций, содержащий блок задания режима, пер10

9 150819 вый блок памяти, второй блок памяти регистр функции, выходной коммутатор, счетчик, сумматор, регистр адреса, генератор импульсов и блок управления, причем выход perистра функции соединен с информационным входом выходного коммутатора, выходы которого соединены с выходом формирователя, отличающийся тем, что, с целью расширения области применения за счет формирования функций с произвольным шагом дискретности, в него введены коммутатор адреса, регистр вычитателя, вычитатель, две 15 группы элементов И, коммутатор сумматора, две схемы сравнения, регистр сумматора, причем выход блока задания режима соединен с первым входом первой схемы сравнения и первым информацион- 20 ным входом коммутатора адреса, второй информационный вход которого соединен с выходом регистра адреса, вторым входом первой схемы сравнения, первым входом второй схемы сравнения 25 и информационным входом регистра сумматора, выход коммутатора адреса соединен с адресным входом первого блока памяти, выход которого соединен с входом вычитаемого вычитателя и ин - щ формационным входом регистра вычитателя, выход которого соединен с входом уменьшаемого вычитателя, выходы разрядов кода и переноса которого соединены соответственно с первыми входами соответствующих элементов И и вторыми входами элементов И первой группы, выходы которых соединены с адресным входом второго блока памяти, выход которого соединен с инфор- 40 мационным входом регистра функции, выход счетчика соединен с первым информационным входом коммутатора сумматора, второй вход которого соединен с выходом регистра сумматора, выход коммутатора сумматора соединен с входом первого слагаемого сумматора, выход которого соединен с информационным входом регистра адреса, вход переключения каналов формирователя соединен поразрядно с первыми входами соответствующих элементов И второй группы и вторым входом второй схемы сравнения, вход второго слагаемого сумматора поразрядно соединен с выходами элементов И второй группы, тактовый вход формирователя соединен с первым входом блока управления, второй вход которого соединен с входом сброса формирователя, выходы первой и второй тактовых последовательностей соединены соответственно с третьим и четвертым входами блока управления, выход второй схемы сравнения сое-. динен с пятым входом блока управления, шестой вход которого соединен с выходом первой схемы сравнения и входом установки регистра функции, первый выход блока управления соединен с входом установки в "0 счетчика, счетный вход которого соединен с вторым выходом блока управления, третий выход которого соединен с входом синхронизации регистра сумматора, четвертый выход блока управления соединен с входом переноса сумматора, управляющим входом коммутатора сумматора и вторыми входами элементов И второй группы, вход синхронизации регистра адреса соединен с пятым выходом блока управления, шестой, седьмой, восьмой и девятый выходы блока управления соединены соответственно с управляющим входом коммутатора адреса, входом синхронизации регистра вычитателя, входом синхронизации регистра функции и управляющим входом выходного коммутатора,, 1508199

К

57

Аие 2

{З77 Р"

{@7 7 еш уг> слл7

<иП CuZ

7ПЯ

> Пере pf f1

{y) слеженигТ Л

Т ПП тр5е

gg p " "è. rO

{ 7 if" cv.70

pq) П еи ге.0 фе енелн.еу.6$

gg яиенрег, U

{ р П не рее: I снПХ

{3 П ел рге.5

Прим рег. И (®У.П. ее.8

Составитель А,Зорин

Редактор А.Orap Техред д.Олийнык Корректор T.{1алий

Заказ 5541/50 Тираж бб8 Подписное

ВНИИПИ Государственного комитета по изобретениям<-и открытиям при ГКНТ СССР

113035 ° Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, уп. Гагарина, 101