Адаптивный коммутатор телеизмерительной системы

 

Изобретение относится к телеизмерениям и может быть использовано в адаптивных системах связи и управления. Цель - повышение быстродействия и точности за счет перехода на равномерную передачу без адресов при общей высокой активности входных сигналов. Адаптивный коммутатор телеизмерительной системы содержит информационные каналы 1, объединенные по два в группы 2 и выполненные на преобразователе 3 погрешности аппроксимации, элементах И 22, 26, 27, ключах 5, 6, блоке 7 сравнения, триггерах 8 и 23, регистрах 9, 15, дискриминаторе 10, дешифраторах 11, 19, генераторах 12 и 28 импульсов, блоках 13 запуска, счетчиках 14, 25, блоке 16 считывания, аналого-цифровом преобразователе 17, формирователе 18 кода адреса, сумматоре 20, пороговом блоке 21, переключателе 24. 1 ил.

СОЮЗ СОВЕТСНИХ

СОИИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4369637/24-24 (22) 26.01.88 (46) 15.09,89. Бюл. № 34 (71) Ленинградский электротехнический институт им, В,И. Ульянова !Ленина) (72) F...М. Антонюк, С,H. Долинов, Н,П. Колосова, В.В. Окулова и А,Д. 1!1Урыгин (53) 621.398(088.8) (56) Авторское свидетельство СССР № 877597, кл. G 08 С 19/28, 1980 (54) АДАПТИВНЫЙ КОММУТАТОР ТЕЛЕИЗМЕРИТЕЛЬНОЙ СИСТЕМЫ (57) Изобретение относится к телеизмерениям и может быть использовано в адаптивных системах связи и управления. Цель — повышение быстродейст—

ÄÄSUÄÄ 15М260 А1 (51)4 G 08 С 19/28

2 вия и точности эа счет перехода на равномерную передачу беэ адресов при общей высокой активности входных сигналов, Адаптивный коммутатор телеизмерительной системы содержит информационные каналы 1, объединенные по два в группы 2 и выполненные на преобра— зователе 3 погрешности аппроксимации, элементах И 22,26,27, ключах 5,6, блоке7 сравнения, триггерах 8 и 23, регистрах 9,15, дискриминаторе 10, дешифраторах 11, 19, генераторах 12 и 28 импульсов, блоках !3 запуска, счетчиках 14, 25, блоке 16 считыва— ния, аналого-цифровом преобразователе 17, формирователе !8 кода адреса, сумматоре 20, пороговом блоке 21, переключателе 24. 1 ил.

60 импульсов.

3 15082

Изобретение относится к телеизме ° рениям и может быть. использовано в адаптивных системах связи и управления.

Цель изобретения — повышение быстродействия и точности коммутатора за счет перехода на равномерную передачу без адресов.

На чертеже изображена структурная 10 блок-схема адаптивного коммутатора телеизмерительной системы.

Адаптивный коммутатор содержит информационные каналы 1, попарно объединенные в группы 2, каждый инфарма- 15 ционный канал 1 состоит из преобразователя 3 погрешности аппроксимации, предназначенного для формирования в канале сигнала, пропорционального текущей погрешности аппроксимации из- 20 меряемого параметра, элемента И 4, управляющего ключом 5, и ключа 6.

Каждая группа 2 содержит также блок

7 сравнения, служащий для выявления канала с максимальной (из двух сравниваемых) погрешностью, D-триггер 8, предназначенный для фиксации состояний выходов блока 7 сравнения.

Адаптивный коммутатор содержит также регистр 9 адреса, предназначен- 30 ный для хранения кода адреса выбранного канала, амплитудный дискриминатор 10, осуществляющий последовательный анализ погрешностей групп каналов, дешифратор 11 адреса, предназначенный для управления ключами 6 и сброса преобразователей 3, первый генератор !2 импульсов и блок 13 за— пуска, управляющие работой двоичного счетчика 14, выходной регистр 15, 40 осуществляющий хранение кода адреса выбранного канала 1 в течение цикла работы коммутатора, блок 16 считывания, предназначенный для преобразования параллельного кода адреса и ин- 45 формации выбранного канала в последовательный код и для синхронизации работы всего адаптивного коммутатора, АЦП 17, образующий цифровой кад информации выбранного канала 1, формирователь 18 кода адреса, которыи представляет собой адресно управляе— мый коммутатор логических сигналов. и предназначен для формирования кода младшега разряда адреса выбранного канала, дешифратор 19 группы, служащий для управления D-триггерами 8 и элементами И 4, сумматор 20, предназначенный для создания сигнала, пропорционального сумме погрешностей аппроксимации от всех каналов коммутатора. Пороговый блок 21, элемент

И 22 и триггер 23, служащие для формирования логического сигнала при, достижении суммарной погрешностью аппроксимации определенного значения, переключатель 24, служащий для подключения к дешифратору !1 адреса выходного регистра 15, либо счетчика 25 в зависимости ат режима работы, элементы И 26 и 27 и второй генератор 28 импульсов, служащие для задания режима работы. Частота генератора 28 определяется в соответствии с частотой пропускания канала связи при равномерном опросе без передачи адресов, Амплитудный дискриминатор !О может быть выполнен на запоминающем устройстве (емкостная "память"), импульсном усилителе и пороговом блоке, Блок 16 считывания может быть выполнен, например, с использованием элементов И по числу разрядов кода адреса и информации, элемента ИЛИ, регистра (распределителя импульсов), генератора и формирователя маркерных

Переключатель 24 мажет быть выполнен на элементах И, ИЛИ, НЕ.

Адаптивный коммутатор работает следующим образом.

Если суммарная погрешность на выходе сумматора 20 не превышает заданного значения, то пороговый блок

21 не срабатывает, элемент И 22 закрыт, на первом входе триггера 23

"0", на втором входе "1", соответственно элемент И 27 закрыт, а элемент И 26 открыт и коммутатор работает в режиме адаптивной коммутации с передачей адреса, При этом на выходах преобразователей 3 непрерывно формируются сигналы, пропорциональные текущий пагрешнбсти аппроксимации измеряемого параметра. Выходные сигналы каждой пары преобразователей

3 группы 2, сравниваются между собой при помощи блока 7 сравнения, на выходе которого появляется "1", если сигнал от верхнего по схеме преобразователя 3 превышает сигнал от нижнего . При обратной ситуации на выходе блока 7 сравнения появляется п0п

Синхронизирующий импульс с второго (синхронизирующего) выхода блока 16 считывания открывает блок 13

60 6 дискриминатора 10 появляется сигнал, который разрешает запись двоичнога кода счетчика 14 в параллельный регистр 9 адреса. Если амплитуда входного импульса меньше амплитуды импульса от предыдущей группы, то перезапись кода в регистр 9 адреса не осуществляется. Таким образом, после обегания дешифраторам 19 всех групп в старших разрядах регистра 9 адреса оказывается записанным двоичный код адреса группы 2 с максимальной погрешностью аппроксимации. Б младший разряд регистра 9 адреса при каждой перезаписи записывается адрес канала 1 в группе 2 "1" или "0" в зависимости ат состояния соответствующего D-триггера 8. Адрес канала в группе образуется при помощи формирователя 18, который представляет собой логический коммутатор, имеющий и — коммутируе— мых входов и m=log п адресных входов (где п — количество групп 2, равное половине количества каналов 1), Схема формирователя 18 строится таким образом, что выход принимает логическое состояние того коммутируемого входа, адрес которого в виде двоичного кода имеется на адресных входах формирователя 18. После обегания дешифратором 19 всех групп 2, при появлении логической "1" на послед— нем выходе дешифратора 19 группы блок

13 запуска закрывается и работа адаптивного коммутатора останавливается.

К этому моменту в .регистре 9 адреса оказывается записанным код адреса канала 1 с максимальной погрешностью.

С приходом синхронизирующего импульса с блока 16 считывания кад адреса переписывается из регистра 9 адреса в выходной регистр 15, на соответствую— щем выходе дешифратара 11 адреса появляется сигнал, открывающий ключ 6 выбранного канала 1 и сбрасывающий преобразоВатель 3 в выбранном канале 1. Одновременна синхронизирующий импульс запускает АЦП 17, сбрасывает

"память" амплитудного дискриминатора 10 и открывает блок 13 запуска.

Начинается следующий цикл работы адаптивного коммутатора, в котором одновременно с поиском канала 1 для передачи происходит сначала передача адреса канала 1, выбранного в предыдущем цикле, и одновременно кодирование сигнала в этом канале l,a aa— тем передача в канал связи кода ин5 15082 запуска, который состоит из элемента

И и управляющего триггера с раздель— ными входами (на чертеже не показаны).

Импульсы ат генератора !2 импуль5 сов через открытый блок 13 запуска поступают на вход счетчикь 14. Двоичный код с выходов счетчика 14 посту— пает на входы дешифратора 19 группы, на выходах которого поочередно при каждой смене двоичнага кода появля-!! ется I, воздействующая на второй (синхронизирующий) вход D-триггера 8 и на первые входы элементов И 4 соответ- 15 ствующей группы 2. При этом D-триггер 8

< принимает состояние подключенного к его первому (инфармационнаму) входу (D-входу) выхода блока 7 сравнения. D-триггер 8 своими выходами уп- 20 равляет вторыми входами элементов

И 4. Таким образом, в зависимости от того, какая из двух пагрешиастей аппроксимации в группе наибольшая, с появлением сигнала на соответст- 25 вующем выхаде дешифратора 19 группы открывается либо верхний, либо нижний элемент И 4, при этом открывается соответствующий ключ 5,.и сигнал с выхода преобразователя 3, соответ- 30 ствующий наибольшей из двух погрешностей, появляется на общем выходе ключей 5, Г!ри этом D-триггер 8, управляемый передним фронтом импульса от дешифратора 19 группы, после окон35 чания фронта не изменяет своего состояния и таким образом исключается возможность ситуации, когда при равных погрешностях аппроксимации оба ключа

5 группы имеют одинаковые состояния. 40

Таким образом, на выходах ключей 5 формируется последовательность импульсов, длительность которых равна времени существования "1" на выходе дешифратора 19, а амплитуда каждого импульса равна наибольшей из двух погрешностей в группе 2. Эти импульсы поступают на вход амплитудного дискриминатора 10, который построен по принципу сравнения амплитуды оче- 50 редного импульса с заполненным значением амплитуды предыдущего импульса и содержит запоминающий блок, импульсный усилитель и пороговый блок (на чертеже не показаны). Если амплитуда входного импульса превышает амплитуду импульса, поступившего в предыдущий момент времени от предыдущей группы, то на.выходе амплитудного

1508260 формации выбранного в предыдущем цик— ле канала 1, Если же суммарная погрешность аппроксимации превышает заданное значе5 ние, что имеет место при высокой активности входных сигналов, то пороговый блок 21 срабатывает и коммутатор переходит в режим безадресной работы с общим маркерным импульсом„

Этот переход осуществляется в момент окончания цикла адаптивной коммутации. При этом срабатывает элемент

И 22 и устанавливает триггер 23 в такое положение, что на его первом

11 II выходе появляется сигнал 1, при котором в блоке 1 6 считывания о тключают ся разряды кода адреса и выра б атыв ает ся маркерный импульс, открыв ается элемент И 2 7, переключатель 2 4 подключает ко входу дешифрат ора 1 1 адреса сч етчик 2 5;, на втором выходе триггера 2 3 появляется "0 ", который закрывает элемент И 2 6, Начинается последовательный опрос каналов 1 с 25 новой частотой . По окончании передачи параметра одного канала 1 счетчик 2 5 управляющим сигналом от г енерат ор а 2 8 импульсов через элемент

И 2 7 пер еключа ет ся в следующее поло- 3р жение и соответственно будет пр еоб— раз о в ан и передан код параметра сле— дующего канала 1, Безадресная передача длится один цикл, по оконч ании ег о сбрасывается триггер 2 3, и коммут атор может перейти на адресный режим работы либо продолжает безадресную передачу в зависимости от входного сигнала порогового элемента 2 1 .

Формула изобретения

Адаптивный коммутатор телеизмерительной системы, содержащий первый генератор импульсов, блок запуска, выход которого соединен с входом первого счетчика, выходы которого соединены с входами дешифратора, первыми входами формирователя кода адреса и первыми входами регистра адре50 са, выходы которого соединены с первыми входами выходного регистра, выходы которого соединены с первыми входами блока считывания, вторые входы которого соединены с выходами аналого-цифрового преобразователя, первый выход блока считывания является выходом коммутатора, второй выход соединен с вторым входом выходного регистра и первыми входами аналогоцифрового преобразователя, блока запуска и амплитудного дискриминатора, выход которого соединен с вторым входом регистра адреса, дешифратор адреса, в каждой группе из двух информационных каналов — триггер и блок сравнения, выход которого соединен с первым входом триггера, и в каждом информационном канале группы— ключ, элементы И и преобразователь погрешности аппроксимации, выход которого соединен с певрым входом первого ключа и одноименным входом блока сравнения, выход элемента И соединен с вторым входом первого ключа,. выходы первых ключей всех информационных каналов объединены и подключены к второму входу амплитудного дискриминатора, выходы дешифратора соединены с объединенными первыми входами элементов И и вторым входом триггера соответствующих групп информационных каналов, первый и второй выходы триггера группы соединены соответственно с вторым входом элемента И первого информационного канала группы и вторым входом элемента И второго информационного канала группы и соответствующим вторым входом формирователи кода адреса, выход которого соединен с третьим входом регистра адреса, выходы дешифратора адреса соединены с объединенными первыми входами вторых ключей и преобразователей погреш1ности аппроксимации соответствующ1их информационных каналов, вторые объединенные входы которых являются соответствующими входами коммутатора, выходы вторых ключей всех информационных каналов объединены и подключены к второму входу аналогоцифрового преобразователя, второй вход блока запуска подключен к последнему выходу дешифратора, о т л ич а ю шийся тем„ что, с целью повышения быстродействия и точности коммутатора, в него введены второй генератор импульсов, второй счетчик, сумматор, пороговый блок, переключатель, триггер и элементы И, выходы первого и второго генераторов импульсов соединены с первыми входами одноименных элементов И, выходы которых соединены соответственно с третьим входом блока запуска и входом второго счетчика, выходы второго счетчика соединены с первыми входами переклю9 1508260 lO чателя, вторые входы и выходы которо- мента И и третьими входами переклюго подключены соответственно к вы- чателя и бпока считывания, второй ходам выходного регистра и входам де- .выход триггера соединен с вторыми шифратора адреса, выход сумматора че- входами первого элемента И и третье5 рез пороговый блок соединен с первым ro элемента И, третий вход которого входом третьего элемента И, выход,подключен к второму выходу блока которого соединен с первым входом считывания, входы сумматора подклютриггера,, второй вход которого под- чены к выходам преобразователей поключен к последнему выходу дешифра- 10 грешности аппроксимации соответствуютора адреса, первый выход триггера щих информационных каналов. соединен с вторым входом второго элеСоставитель Н, Бочарова

Редактор О, Спесивых Техред M.Õîäàíè÷ Корректор M.Васильева

Заказ 5545/53 Тираж 518 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãoðîä, ул. Гагарина, 101