Линейный узел системы телемеханики

 

Изобретение относится к телемеханике и может быть использовано в системах с временным разделением сигналов с различными форматами информационных посылок, передаваемых в линию связи. Цель изобретения - расширение области применения за счет обеспечения возможности приема информационных посылок различной структуры. Линейный узел содержит блок 1 подавления помех, генератор 2, блок 3 тактовой синхронизации, детектор 4 синхроимпульса, формирователи 5, 6 импульса, первый и второй приемники 7<SB POS="POST">-1</SB>, 7<SB POS="POST">-2</SB> информационного сигнала, каждый из которых включает коммутатор 8, счетчик 9, мультиплексор 10, регистр 11 адреса, блок 12 памяти, дешифраторы 13, 14, элементы ИЛИ 15-17, элементы И 18, 19, распределитель 20. Детектор 4 состоит из регистра 21 сдвига, задатчика 22 синхронизирующего кода и компаратора 23. Второй формирователь 6 сигнала состоит из таймера 24, элемента ИЛИ 25, элемента И 26. В линейном блоке обеспечиваются автоматическое расчленение поступающих из линии связи данных на унифицированные информационные кадры с идентификацией места размещения в них синхронизирующих посылок и последующий ввод информации в приемник. Это позволяет принимать информацию от систем телемеханики с разными структурами информационных посылок. 2 з.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5D 4 G 08 С 19/28, G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4246422/24-24 (22) 18.05.87 (46) 07.09.89. Бюп. ¹ 33 (71) Специальное конструкторско-технологическое бюро "Промавтоматика" (72) М.Л.Портнов и Н.Г.Портнова (53) 621.398(088.8) (56) Пшеничников А.М., Портнов М.Л.

Телемеханические системы на интегральных микросхемах. — М.: Энергия, 1977, с. 144, рис. 5-5.

Тутевич В. Н. Телемеханика. — М.:

Энергия, 1973, с. 324, рис. 15-8, . SU„„1506464 А 1

2 (54) ЛИИЕЙНЫИ УЗЕЛ СИСТЕМЫ ТЕЛЕМЕХА11И ЕИ (») Изобретение относится к телемеханике и может быть использовано в системах с временным разделением сигналов с различными форматами информационных посылок, передаваемых в линию связи. Цель изобретения — расширение области применения за счет обеспечения воэможности приема информационных посылок различной структуры. Линейный узел содержит блок 1 подавления помех, генератор 2, блок

3 1506464 4

3 тактовой синхронизации, детектор 4 синхроимпульса, формирователи 5, 6 импульса, первый и второй приемники

7,, 7> информационного сигнала, каж5 дый из которых включает коммутатор 8, счетчик 9, мультиплексор 10, регистр

11 адреса, блок 12 памяти, дешифраторы 13, 14, элементы ИЛИ 15-17, элементы И 18, 19, распределитель 20.

Детектор 4 состоит из регистра 21 сдвига, задатчика 22 синхронизирующего кода и компаратора 23 ° Второй формирователь Ь сигнала состоит из тайИзобретение относится к телемеханике и может быть использовано в сис- 20 темах с временным разделением сигнаЛов с различными форматами информационных посылок, передаваемых в линию связи.

Цель изобретения — расширение области применения за счет обеспечения возможности приема информационных посылрк различной структуры.

На чертеже изображена функциональная схема линейного узла. 30

Линейный узел содержит блок 1 подавления помех, генератор 2, блок 3

1 тактовой синхронизации, детектор 4 синхроимпульса, формирователи 5 и Ь импульса, первый 71 и второй 7 пци- 35 емники информационного сигнала, каждый иэ которых включает коммутатор 8, счетчик 9, мультиплексор 10, регистр

11 адреса, блок 12 памяти, дешифраторы 13 и 14, элементы ИЛИ 15-17, 40 элементы И 18 и 19, распределитель 20.

Детектор 4 состоит из регистра 21 сдвига, задатчика 22 синхрониэирующего кода и компаратора 23.

Второй формирователь 6 сигнала 45 состоит иэ таймера 24, элемента ИЛИ

25 и элемента И 26.

Линейный узел работает следующим образом.

Информация иэ линии связи поступает на вход блока 1. Выходные сигналы. блока 1 вместе с сигналами от генератора 2 поступают на блок 3, в котором по моментам изменения логического уровня в принятои иэ линии связи 5 последовательности производится инерционная коррекция фазы тактовых импульсов так, чтобы совместить фронт тактовых сигналов с серединами интермера 24, элемента ИЛИ 25, элемента

И 26, В линейном блоке обеспечиваются автоматическое расчленение поступающих из линии связи данных на унифицированные информационные кадры с идентификацией места размещения в них синхронизирующих посыпок и последующий ввод информации в приемник.

Это позволяет принимать информацию от систем телемеханики с разными структурами информационных посылок.

2 э и. ф лы, 1 ил. валов приема каждого информационного сигнала.

Выходные сигналы блока 3, синхронизированные относительно тактовых импульсов от генератора 2, поступают на регистр 2 1 детектора 4. Вид и число разрядов в синхронизирующем коде, передачей которого начинается рабочий цикл передачи информации, не совпадают в различных системах телемеханики.

Поэтому число разрядов регистра 21 выбирается равным наибольшему числу разрядов синхронизирующего кода в системах телемеханики, которые предполагается подключить к данной системе. Задатчиком 22 определяется конкретный вид синхронизирующего кода, на который должен реагировать линейный блок, Задатчик представляет собой. коммутатор, в котором с помощью, например, режимных перемычек устанавли-, ваются сигналы "1" и "0" по каждому из разрядов синхронизирующего кода.

Код от задатчика 22 постоянно сравнивается компаратором 23 с текущим значением кода, установленного в регистре 21. Код в регистре изменяется при вводе в него каждого очередного при" нятого из линии связи сигнала. Для ввода данных в регистр используются

J тактовые сигналы от генератора 2.

На выходе компаратора 23 образуется сигнал, если в регистре 21 установлена кодовая комбинация, совпадающая с кодом, поступающим от задатчика 22 и соответствующим синхронизирующему коду, принятому в подключенной к линейному блоку системе телемеханики. В случае, когда число разрядов в синхронизирующем коде меньше (для конкретной системы телемеханики) ус1506464 тановленного числа разрялог регистра .21, вместо незадействованных разрядон кода эадатчика 22 к входам компаратора 23 подключаются соответству5 ющие по номер ам выходы ре гистр а

21. Таким образом создаются условия для адаптации универсального детектора 4 к виду синхронизирующего кода без ограничения числа информационных !0 разрядов (в пределах заданного максимума, определяемого информационной емкостью регистра 21 и коммутационными возможностями задатчика 22). Сигнал от компаратора 23 детектора 4 по- !5 ступает на вход 3 обоих приемников 7, и 7 (в связи с идентичностью структуры и работы каналов в дальнейшем ссылки делаются только на 7,), В начальном состоянии сигнал "1" образу- 20 ется на выходе "0" распределителя 20, Этот сигнал поступает на вход разрешения записи регистра 11 адреса, в который при этом по сигналу от детектора 4 заносится параллельный код сос-25 тояния счетчика 9. Таким образом, регистр 11 запоминает текущий адрес код счетчика 9, при котором зафиксирован прием синхронизирующего кода. В начальном состоянии распределителя 20 ЗО сигналом по первому входу разрешается также прохождение на выход коммутатора 8 тактовых сигналов с его первого входа, поступающих с входа от генератора 2. Тактовые сигналы соответствуют частоте приема сигналов от источника (не показан) из линии связи °

Таким образом, текущие состояния счетчика 9 соответствуют номерам принимаемых информационных разрядов. Информа- 4р ! ционные разряды принимаемой последовательности данных с выхода блока 3 по 4-му входу поступают на информационный вход блока 12 памяти, на адресные входы которого подаются сигналы с 45 выхода счетчика 9, на вход разрешения режима записи — сигнал с выхода "0" распределителя 20, а на тактирующий сигнал с выхода коммутатора 8.

Режим синхронного ввода данных в ( блок 12 памяти продолжается до фикса! ции установленной границы информационного кадра первым дешифратором 13. ,Пешифратор 13, воспринимая по первым входам сигналы от счетчика, настраи вается на прием определенного .исла информационных разрядов, составляющих один информационный кадр. Число разрядов в кадре не доЛжно превышать информационную емко сть блока 12 памяти. По второму входу «а дешифратор

13 подается разрешающий сигнал от . IpMpHTa ИЛИ 15, так как в данном режиме на один из его входов подан сигнал "1" с выхода 0 распределителя 20.

Сигнал от дешифратора 13 через первый элемент И 18, на KoTopbN по второму входу подан сигнал "1 с выхода 0 распреде,пителя 20, поступает через выход 5, на вход 6, второго канала, обеспечивая перевод распределителя 20 второго канала в начальное состояние (аналогично сигналом с выхода 5 пос У тупающим через вход 6, на первый вход распределителя 20, приводится в начальное состояние первый канал при завершении приема информационного кадра во втором канале), Сигнал от дешифратора 13 через элемент ИЛИ 1Ь поступает на второй (счетный) вход распределителя 20. Так как на третий вход распределителя 20 подан. разрешающий сигнал с 4-го выхода, по сигналу от элемента ИЛИ 16 распределитель 20 переключается в очередную позицию, формируя сигнал "1" на 1-м выходе. Переводом распределителя 20 в позицию "1" завершается режим ввода информации в первый канал, но одновременно начинается ввод информации во второй канал .

Первый канал устанавливается в режим подготовки, а затем вывода принятой и хранимой в нем информации. В позиции "1" распределителя 20 сигнал с выхода 6, поступает на первый вход формирователя 6. Через элементы ИЛИ

25 и И 26 поступивший сигнал подается на выход "Запуск" линейного блока.

Приемник информации (не показан) должен отреагировать на полученный сигнал Запуск" выдачей сигнала "Разрешение", который поступает на оба канала. В канале, подготовившем информацию, распределитель 20 оказывается установленным в позицию "1". Поэтому в нем образуется сигнал «а выходе второго элемента И 19. Этим сигналом через элементы ИЛИ 16 распределитель

20 переводится в позицию "2", чем снимается выданный ранее сигнал "Запуск". Одновременяо разрешается считывание данных с блока 12 памяти, причем счетчик 9 оказывается установленным в начальное состояние сигналом от элемента ИЛИ 17, повторяющим сигналы элемента ИЛИ 16.

1506464

Скорость «Il«nIIa информации опреде.— ляется частотой си1 надо«с Второго выхода генератора 2, Ilpo» on IIIIIII ч ере з

2-й Вход и коммутатор 8 на I ходы

5 счетчика 9 блока 12 памяти. Скорость выВода данных $ cTHIIIIIlëè«ает(я с $ ÷З

ТоМ Гьи тродеиствия приемника информации.

ПОряДОК слеДО«ания выводимых ин 10 формационных разрядов идентичен установленному ранее в режиме ввода, так как B режиме вывода используется тот же счетчик 9, предварительно установленный в начальное состояние. Инфор- 15 мация считывается из блок;. 12 памяти и через Выход 1 (или 1., для Второго канала) поступает на форм 1роват .п 5.

Формирователь 5 представляет соб тй коммутатор, пропускающий на вы..;од и - 20 формацию с входов 1,, 2 I или 2 ., при поступлении сигнала на один из соответствующих информационных Входов

3 » 4,, 3 или 4 управления. В рассматриваемом режиме на вход формирователя 5 подается управляюший сигнал по входу 3,, так как рас, 20 первого канала уста«о«л< н н позицию "2". Поэтому на Выход "Информация линейного блока поступает инфор- 30 мация, считываемая с блока 12 памяти ,и поступающая на формирователь .:n входу 1 . Для синхронизации ввода ин1 формации в приемник должны использоваться сигналы генератора 2, причем начало приема определяется по снятию сигнала Запуск" °

После вывода всех разрядов информационного кадра по сигналу от дешифратора 13 (его работа разрешается 40 сигналом с выхода "2" распределителя 20, прошедшим через элемент 1!ЛИ

15) через элемент !!ЛИ 16 распределитель 20 переводится в позицию "3", На позиции "3" распред«лите:1я 20 в приемник (не показан) вводятся данные от регистра 11, идентифицирующие размещение синхронизирующего кода В пределах уже введенного информационного кадра. С помощью мультиплексора 10 параллельный код регистра 11, поступающий на вторые входы мультиплексора 10, преобразуется в последовательный синхронно с поступлением адресных сигналов с выхода счетчика 9 на первые входы мультиплексора 10. На раз— решающий вход мультиплексора 10 поступает сигнал с выхода 3 распределителя 20. Последо1 атепьный код от му. ьтиплексора 10 через Выход 2 поступает на вход формиро«ателя 5, который пропускает его на выход "Информа1! ция, так как на уира«ляющий вход 5 подан сигнал с выхода 4

Порядок «I,дачи кода регистра 11 задается счетчиком 9, предварительно установленным в начальное состояние сигналом от элемента ИЛИ 17. Второй дешифратор 14 фиксирует завершение вывода кода от регистра 11, исполь 3уя для этого кодовые сигналы, поступающие на его первые входы от счетчика 9 (так, если блок 12 рассчитан на ввод-вывод 256 бит, регистр 1 1 содержит 1о;.<256 = 8 разрядов, а дешифратор 14 должен фиксировать кодовую комбинацию, соответствующую вводу в счетчик 9 восьми тактовых сиг— налов). К рассматриваемом режиме работа дешифратора 14 разрешается сигналом 1", поступающим на его второй вход с 3-го выхода распределителя 20, Сигналом с выхода дешифратора 14, прошедшим через элемент ИЛИ 16, распределит ль 20 переводится в позицию "4". Сигнал с 4-го выхода распредели геля 20 подается на его третий вход, блокируя дальнейшую работу, а счетчик 9 сигналом от элемента ИЛИ 17 удерживается В начальном состоянии.

На этом цикл ввода-вывода данных в первом канале завершается, и он переводится в режим ож1ц1ания сигнала по входу 6 „(с выхода 51 приемника 7, ), определяющего завершение цикла ввода информационного кадра в приемник 7

Отме ченная попеременная работа обоих каналов линейного блока продолжается, пока не будет зафиксировано отсутствие в данных, принимаемых из линий связи, синхрочизирующего кода в течение времени, превышающего установленный порог, Временный порог ожидания синхронизирующего кода задается таймером 24, входящим в состав формирователя 6. Таймер устанавливается в начальное состояние каждым сигналом компаратора 23, фиксирующим прием синхронизирующего кода. В паузах между поступлением сигналов от компаратора 23 таймер подсчитывает сигналы от генератора 2. При появлении сигнала на выходе таймера блокируется работа элемента И 26 и, следо«ательно, формирование пусковых сигналов — линейный блок переводится в режим ожидания гриема очередного

1506464

10 синхронизирующего кода. Перестройкой входом регистра адреса каждого приемвременного порога тайме а 24 об

P еспе- ника информационного сигнала и вторым чивается адаптация линейного блока к входом второго формирователя импульалгоритму передачи информации в кон- са, третий и четвертый входы которог кретной системе телемеханики. соединены с третьими выходами распреВ линейном блоке обеспечиваетс ечивается делителей соответственно первого и автоматическое расчленение по е поступаю- второго приемников информационного

1 щих из линии связи данных на ниф— сигнала, в которых выход каждого комцированные информа ионные к ф р ц ье кадры с 10 мутатора подключен к первому входу идентификацией места азме ения р щ я в них счетчика и второму входу блока памясинхронизи ю п ру щих осылок и последую- ти, выходы счетчика соединены с соотщий ввод информации в приемник. Это ветствующими информационными входами позволяет осуществить и ием инфо марием нформа- мультиплексора, регистра адреса, блоции от систем телемеханики с с разнои 15 ка памяти и дешифраторов, выходы ре-! структурой информационных посылок, гистра ад е ра адреса подключены к соответф о р м у л а и з о б р е т е н и я ствуюшим аДРесным вхоДам МУльтиплеКсора, выходы первого и второго дешиф1 ° Линейный узел системы телемеха- Раторов соединены соответственно с ники, содержащий блок тактовой син- 20 первым и вторым входами первого элехронизации, генератор, первый выход мента ИЛИ, выход которого подключен которого соединен с первым входом де- к пеРвым входам втоРого элемента ИЛИ тектора синхроимпульса, первый прием- и Распределителя, четвертый выход ник информационного сигнала, включа- которого соединен с первыми входами ющии распределитель, первый выход ко- 25 первого элемента И третьего элемента торого соединен с входом первого де- ИЛИ, втоРыми входами коммутатора и шифратора, блок памяти, первый и вто- Регистра адреса, третьим входом блорои элементы И, первый и второй выхо- ка памяти, пятый выход распределитеды распределителя первого приемника ля подключен к своему второму орому входу информационного сигнала подключены к 30 и второму входу второго элемента первому и второму входам первого фор- ИЛИ, выход третьего элемента ИЛИ сомирователя импульса соответственно

Ф единеH с входом второго фр орого дешифратора, отличающийся тем, что, с выход которого подключен к второму целью расширения области применения входу первого элемента И выход втоt за счет обеспечения возможности прие- рого элемента И соединен с ди ен с третьим ма информационных посылок различной входом первого элемента ИЛИ, второи структуры, в него введены блок подав- выход распределителя подключен к втоления помех, второй формирователь им- Рому соду третьего элемента ИЛИ, пульса, второй приемник информацион- первый выход распределителя соединен ного сигнала, выполненный аналогично 40 с входом мультиплексора, выход второпервому, и в каждый приемник информа- го элемента ИЛИ подключен к второму ционного сигнала — коммутатор, счет- входу счетчика, третий выход распречик, мультиплексор, регистр адреса, делителя соединен с первым входом второй дешифратор и элементы ИЛИ, второго элемента И, второй вход ковход блока подавления помех является 45 торого в каждом приемнике информаципервым входом узла, выход блока по- онного сигнала является вторым входавления помех соединен с первым вхо- дом Узла, выходы блока памяти мульЭ дом блока тактовой синхронизации, типлексора и первый и второй выходы второй вход которого объединен с пер- Р пределителя второго приемника инм входами детектора синхроимпульса,50 Формационного сигнала подключены к второго формирователя импульса и ком- третьему, четвертому, пятому и шесмутаторов первого и второгО приемни- тому входам первого формирователя ков информационного сигнала, выход импульса соответственно, выходы блоблока тактовой синхронизации подклю- ка памяти и мультиплексора первого

wee входу генератора, второму входу 5 пРиемника информационного сигнала детектора синхроимпульса и первому соединены с седьмым и восьмым входавходу блока памяти каждого приемника ми первого формирователя импульса информационного сигнала, выход детек- соответственно, выходы первых элетора синхроимпульса соединен с первым ментов Й первого и второго приемни1506464

10

Составитель 3. Низамутдинова

Техред; М.Моргентал Корректор Э Лончакова

Редактор В. Петраш

Заказ 5440/51 Тираж 518 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.ужгород, ул. Гагарина,101 ков информационного сигнала подключены к третьим входам распределителей соответственно второго и первого приемников информационного сигнала, третьи входы коммутаторов которых соединены с вторым выходом генератора, выходы второго и первого формирователей импульса являются соответственно первым и вторым выходами узла.

2. Линейный узел по п.1, о т л ич а ю шийся тем, что детектор синхроимпульса содержит компаратор, эадатчик синхронизирующего кода, регистр сдвига, первый и второй входы которого являются соответственно первым и вторым входами детектора, выход регистра сдвига соединен с первым! входом компаратора, второй вход которого соединен с выходом задатчика синхронизирующего кода, выход компаратора является выходом детектора.

3. Линейный узел по п.1, о т л и ч а ю шийся тем, что второй формирователь содержит элемент И, элемент ИЛИ и таймер, первый и второй входы которого являются соответственно первым и вторым входами формирователя, выход таймера соединен с первым входом элемента И, выход которого является выходом формирователя, второй вход элемента И соединен с выходом элемента ИЛИ, первый и второй входы которого являются соответственно третьим и четвертым входами формирователя.