Многоканальный счетчик импульсов

 

Изобретение относится к импульсной технике и может использоваться в счетных устройствах. Цель изобретения - повышение быстродействия. Счетчик импульсов содержит оперативное запоминающее устройство 1, блок 2 начальной установки, шину 3 начальной установки, сумматор 4, регистр 5 и устройство 6 управления. Введение в счетчик коммутатора кодов 7, элемента ИЛИ 8 и устройства 9 для обслуживания запросов в порядке поступления позволило уменьшить возможный интервал между сигналами по различным накалам без увеличения ошибки. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК.(5U 4 Н 03 К 23/66

ОПИСАНИЕ ИЗОБРЕТЕНИ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

17.

17.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4226467/24-21 (22) 09.04.87 (46) 15.09.89. Бюл. У 34 ,(72) А.Н.Миронов и В.С.Нестеренко (53) 621,374(088.8) (56) Авторское свидетельство СССР

8 1014153, кл. Н 03 К 23/00, 1983.

Авторское свидетельство СССР

Р 1170610, кл. Н 03 К 23/66, 1985. (54) ИНОГОКАНА31ЬНЫЙ СЧЕТЧИК ИИПУЦЬСОВ (57) Изобретение относится к импульсной технике и может быть использовано в счетных устройствах. Цель изобре;,.SU„„1508342 А 1

2 тения — повышение быстродействия.

Счетчик импульсов содержит оперативное запоминающее устройство 1, блок 2 начальной установки, шину 3 начальной установки, сумматор 4, регистр 5 и устройство 6 управления. Введение в счетчик коммутатора кодов 7, элемента 1ШИ 8 и устройства 9 для обслуживания запросов в порядке поступления позволило уменьшить возможный интервал между сигналами по различным каналам без увеличения ошибки.

1 з.п. ф-лы, 2 ил.

1508342

10

40

Изобретение. относится к импульсной технике и может быть использовано в счетных устройствах для счета количества импульсов от нескольких одновременно работающих источников.

Целью изобретения является повышение быстродействия.

На фиг. 1 приведена структурная схема многоканального счетчика для

N=3, M=2 (N — число каналов, M — число столбцов в матрице устройства для обслуживания запросов); на фиг. 2 функциональные схемы устройства управления.

Многоканальный счетчик импульсов (4)иг. 1) содержит оперативное запоминающее устройство (ОЗУ) 1, блок 2 начальной установки, шину 3 начальной установки, сумматор 4, регистр 5 и устройство 6 управления, первый и второй выходы которого соединены соответственно с управляющими входами регистра 5 и блока 2 начальной установки, первый вход которого соединен с шиной 3 начальной установки.

Устройство также содержит коммутатор

7 кодов, элемент ШШ 8, устройство 9 для обслуживания запросов в порядке поступления, содержащее N триггеров

10 (где N - число каналов), матрицу из N строк и M столбцов (М(й) первых элементов И-НЕ 11, шифратор 12 и стробируемый дешифратор 13, Кроме того, каждый столбец, кроме первого, содержит N первых элементов 14 задержки, второй элемент 15 задержки и

N вторых элементов И-НЕ 16, первые входы которых соединены с выходами соответствующих первых элементов И-НЕ

11 своего столбца, .вторые входы соединены с выходом второго элемента 15 задержки своего столбца, а выходы соединены с первыми входами соответствующих первых элементов И-BE предыдущего столбца, выход каждого первого элемента 14 задержки, кроме принадлежащих последнему столбцу, соединен с вторым входом соответствующего первого элемента И-НЕ 11 своего столбца и с входом соответствующего первого элемента задержки следующего столбца, а выходы первых элементов задержки последнего столбца соединены с первыми входами соответствующих первых элементов И-НЕ последнего столбца, входы триггеров являются информационными входами 17 устройства для обслуживания запросов в порядке поступления и многоканального счетчика, выходы триггеров соединены с вторыми входами соответствующих первых элементов И-НЕ 11 первого столбца и с входами собтветствующих первых элементов задержки второго столбца, а входы сброса соединены с соответствующими выходами стробируемого дешифратора 13, вход которого соединен с выходом шифратора 12 и с первым дополнительным выходом устройства 9 для обслуживания запросов в порядке поступления, а стробирующий вход - с входом второго элемента задержки второго столбца и с тактовым входом устройства 9 для обслуживания запросов в порядке поступления, выход второго элемента 15 задержки каждого столбца, кроме последнего, соединен с входом второго элемента задержки следующего столбца, выход каждого первого элемента 11 И-HE соединен с соответствующими входами всех остальных первых элементов И-НЕ данного столбца и всех остальных первых элементов И-НЕ дан-. ной строки, принадежащих столбцам, следующим за данным, а выходы первых элементов И-HE 10 первого столбца соединены также б входами шифратора

12» кроме того, устройство 9 для обслуживания запросов в порядке поступления снабжено вторыми допоИнительными выходами, соединенными с выходами триггеров и с входами элемента ИЛИ 8, выход которого соединен с первым входом устройства 6 управления, второй вход которого соединен с шиной 3 начальной установки, а третий выход— с тактовым входом устройства 9 для обслуживания запросов в порядке поступления, первый дополнительный выход которого соединен с первым входом

1 коммутатора кодов 7; второй и управляющий входы которого соединены соответственно с шиной 3 начальной уста нонки и с четвертым выходом устройст-. ва управления, а выход — c адресным входом ОЗУ 1, входы записи и управления ОЗУ 1 соединены соответственно с первым и вторым выходами устройства 6 управления,,четвертый выход которого соединен с входом переноса сумматора 4. Выход сумматора 4 соединен с информационным входом .регистра 5, первый выход которого соединен с информационным входом ОЗУ 1, а второй выход - с выходной шиной 18 переполнения, второй вход блока 2 начальвремя.

Первые элементы И-НЕ каждого столбца матрицы образуют триггерную структуру с N устойчивыми состояниями.

В исходном состоянии эта структура заблокирована нулевыми выходными уров нями первых триггеров. При подаче на ее входы положительных перепадов триггерная структура работает как приоритетнмй дискриминатор, благодаря чему обеспечено однозначное определение порядка поступления входных импульсов.

Связи между элементами каждой строки обеспечивают сдвиг информации после регистрации очередного события в ОЗУ таким образом, что порядок регистрации соответствует порядку поступления.

Величина первых 14, вторых 15 и третьего 18 элементов задержки равна

2, где à — среднее время задержки сигнала одним логическим элементом.

Величина четвертого элемента 29 задержки выбирается из условий компенсации времени установления адресного кода, выборки информации из ОЗУ 1 и распространения ее по цепи: блок 2 начальной установки, сумматор 9, регистр 5. Длительность импульса первого одновибратора 30 должна быть достаточной для обеспечения надежной записи информации в ОЗУ 1. Длительность импульсов второго одновибратора 31 должна быть не меньше суммарной величины задержек в стробируемом дешифраторе 13, триггере 10 и средней задержки двух логических элементов.

Рассмотрим работу многоканального счетчика в режиме начальной установки, С шины 3 начальной установки на второй вход устройства 6 управления подается команда "Начальная установка", на второй вход коммутатор 7 кодов подается код номера канала, на первый вход блока 2 начальной установки подается код числа, который необходимо занести в выбираемый канал.

Передним фронтом команды Начальная установка взводится второй триггер

23 в устройстве 6 управления. Единичный уровень с выхода триггера 23 переключает триггер на элементах И-НЕ

19 и 20 в состояние с нулевым уровнем на выходе элемента 20. Если в мо35

5 150834 ной установки соединен с выходом ОЗУ

1, а вЪ ход — с входом сумматора.

Устройство управления (фиг. 2) содержит третий 19 и четвертый 20 элементы И-НЕ, инвертор 21, элемент И 22, 5 второй 23 и третий 24 триггеры, первый 2>, второй 26.и третий 27 элементы ИЛИ-НЕ, третий 28 и четвертый

29 элементы задержки, первый 30 и второй 31 одновибраторы, причем первый вход третьего элемента И-BE 19 соединен с первым входом устройства управления, второй вход которого соединен с тактовым входом второго триггера 23, первый выход соединен с инверсным выходом первого одновибратора 30, второй выход соединен с выходом третьего триггера 24, третий выход соединен с выходом первого эле- 20 мента 25 ИЛИ-НЕ, четвертый выход соединен с входом инвертора 21, первый вход первого элемента KIH-НЕ 25 соединен с инверсным выходом второго одновибратора 31, вторым входом третье- 25 го элемента И-НЕ 19, первым входом четвертого элемента И-НЕ 20 и первым входом второго элемента KIH-НЕ 26, а второй вход через третий элемент 28 задержки соединен с выходом третьего элемента И-НЕ 19, вторым входом четвертого элемента И-НЕ 20 и первым входом элемента И 22, выход которого через четвертый элемент 29 задержки соединен с входом первого одновибратора 30, а второй вход — с выходом четвертого элемента И-НЕ 20, третьим входом третьего элемента И-НЕ и через инвертор — с первым входом третьего элемента ИЛИ-НЕ и с тактовым входом третьего триггера. Выход второго элемента ИЛИ-НЕ соединен с вторым входом третьего элемента ИЛИ-НЕ и с входом сброса второго триггера, выход которого соединен с третьим входом четвертого элемента И-НЕ, второй вход второго элемента KIH-HE соединен с выходом третьего элемента KIH-НЕ. Кроме того, выход первого одновибратора соединен с входом второго одновибратора и с входом сброса третьего триггера.

Сушность изобретения заключается в том, что наряду с асинхронным доступом к запоминающему устройству, благодаря которому исключаются. потери времени на поиск канала, принявшего импульс, обеспечивается строгое соответствие между последовательностью поступления импульсов и очередностью их регистрации в запоминаюшем устройстве. Это позволяет учесть потери счета, исходя из информации, накопленной в каналах счетчика за известное

1508342 мент прихода команды Начальная установка" на первом входе устройства 6 управления,уже присутствует единичный уровень, т.е. происходит регистрация очередного импульса, то переключение триггера на элементах И-HE 19 и 20 в указанное состояние произойдет по окончании регистрации очередного импульса, когда единичный уровень с первого входа будет снят. Аналогично, если во время действия команды "Начальная установка на счетчик поступает импульс, то его регистрация начнется только по окончании этой коман- 15 ды. После переключения триггера на элементах И-НЕ 19 и 20 в состояние, соответствующее режиму начальной ус- . тановки, нулевой уровень с выхода элемента И-НЕ 21 через четвертый выход устройства 6 управления поступает на управляющий вход коммутатора 7 кодов и на вход переноса сумматора 4, обеспечивая передачу на адресный вход

ОЗУ кода числа с шины 3 начальной ус- 25 тановки, а также передачу сумматором

4 информации без добавления единицы.

Передним фронтом сигнала с выхода элемента 20 взводится третий триггер 24. На втором выходе устройства 6 30 управления устанавливается единичный уровень, поступающий на управляющие входы ОЗУ 1 и блока начальной установки. Тем самым запрещается выборка из ОЗУ 1 и обеспечивается поступление

35 на вход сумматора 4 кода числа с шины

3 начальной установки.

Первый одновибратор 30 вырабатывает на первом выходе устройства 6 управления сигнал записи, причем четвертый элемент 29 задержки обеспечивает задержку этого сигнала на время, достаточное для становления кода числа на информационном входе ОЗУ 1.

Одновременно третий триггер 24 сбра45 сывается в нулевое состояние и на вто" ром выходе устройства управления уста" навливается нулевой уровень, обеспечиваюций обрацение к ОЗУ 1 IIQ управляющему входу. Задним фронтом сигнала записи запускается второй одновибратор 31, с выхода которого импульс нулевого уровня подается на входы элементов 19, 20 и 26. Так как на первом входе третьего элемента ИЛИ-НЕ 27 в этот момент действует единичный уро"55 вень, то на выходе второго элемента

KIH-НЕ 26 вырабатывается положительный импульс длительности, равной длительности выходного сигнала вторШгб одновибратора 31, обеспечивающий сброс второго триггера 23, По окончании импульса второго одновибратора 31 триггер на элементах 19 и 20 либо устанавливается в исходное состояние с единичным уровнем на обоих выходах, либо в состояние с нулевым уровнем на выходе элемента 19. Последний случай имеет место, если за время выполнения команды "Начальная установка на какой-либо из входов счетчика поступил счетный импульс. В этом случае начинается цикл регистрации поступившего импульса. Таким образом, начальную установку можно производить, не останавливая всех входных импульсов.

Рассмотрим работу многоканального счетчика в режиме счета входных импульсов.

В исходном состоянии на выходах триггеров 10,23 и 24, а также на первом и втором входах, на втором и третьем выходах устройства 6 управления установлен нулевой логический уровень. На первом и четвертом выходах устройства 6 управления, а также на выходах всех олементов 11 установлен единичный логический уровень, Пусть на информационные входы устройства последовательно поступают импульсы. По переднему фронту. этих импульсов взводятся триггеры 10. Поскольку импульс на первый информационный вход поступил раньше, на выходе первого элемента И-HE 11 первой строки и первого столбца вырабатывается нулевой уровень, блокирующий элементы И-НЕ 11 данного столбца и последующих столбцов в данной строке.

На входы элементов И-НЕ 11 второго столбца поступают сигналы с выходов триггеров 10, задержанные элементами

14 задержки второго столбца. Поскольку первый элемент И-НЕ 11 второго столбца блокирован нулевым уровнем, поступающим с первого элемента И-НЕ

11 первого столбца то переключается первый элемент И-HE 11 второй строки второго столбца, блокируя своим выходом последующие элементы 11 данного столбца и второй строки следующего столбца. На выходе шифратора 12 вырабатывается код номера и рвого канала, поступающий через коммутатор 7 кодов на адресный вход ОЗУ 1. Io этому адресу из ОЗУ считывается текущая информация, поступающая через блок 2

1508342

l0 начальной установки на вход сумматора 4. При этом, благодаря тому, что

ОЗУ 1 имеет открытые коллекторные выходы и в блоке 2 начальной установ- ки осуществлено соединение типа про1!

5 водное ИЛИ", задержка распространения сигнала в блоке 2 начальной установки.практически отсутствует. В сумматоре 4 текущее значение числа импуль- 10 сов увеличивается.на единицу. Поскольку на управляющем входе регистра 5, информационные разряды которого построены на триггерах-защелках, присутствует единичный уровень, информация 15 с выхода сумматора поступает на информационный вход ОЗУ 1.

Выходные сигналы триггеров 10 через элемент ИЛИ 8 поступают на первый вход устройства 6 управления. 20

Триггер, образованный третьим 19 и четвертым 20 элементами И-НЕ, переключается в состояние, при котором на выходе третьего элемента И-НЕ 19 действует нулевой уровень. Спустя время, необходимое для установления на информационном входе ОЗУ 1 нового кода числа, первым одновибратором 30 на первом выходе устройства 6 управления вырабатывается импульс записи. 30

Регистр обеспечивает сохранение в неизменном виде информации на информационном входе ОЗУ 1 на время действия импульса записи. В ОЗУ 1 по соответствующему адресу записывается код нового числа. При наличии единичного уровня на выходе переноса сумматора 4 на втором выходе регистра 5 (шина 18 переполнения) вырабатывается сигнал переполнения. 40

Задним фронтом выходного сигнала первого одновибратора 30 запускается второй одновибратор 31. Из выходного сигнала второго одновибратора 31 фор-. мируется импульс длительностью 3 -, 45 поступающий с третьего выхода устройства 6 управления на тактовый вход устройства 9 для обслуживания запро-. сов в порядке поступления. Этот импульс, пройдя на соответствующий выход стробируемого дешифратора 13, вызывает сброс триггера 10 первого канала. Этот же сигнал задерживается вторым элементом 15 задержки второго столбца и поступает на входы вторых элементов И-НЕ 16 второго столбца.

На выходе первого элемента И-НЕ 11 второй строки второго столбца установле » нулевой уровень, а на выходах первых элементов И-НЕ 11 первой строки второго и третьего столбцов — единичный уровень, поэтому на выходах вторых элементов И-НЕ вырабатываются импульсы нулевого уровня. Эти импульсы устанавливают триггерную структуру на элементах 11 первого столбца в состояние, прн котором нулевой уровень действует на выходе элемента 11 второй строки первого столбца. Это, в свою очередь, приводит к переключению триггерной структуры на элементах 11 второго столбца в состояние, при котором

I нулевой уровень действует на выходе третьего элемента 11 второго столбца.

На выходе элемента ИЛИ 8 остается неизменным единичный уровень, поэтому с окончанием импульса второго одновибратора 31 устройство управления запускается вновь. Начинается цикл регистрации события по второму каналу. В сле" дующем цикле происходит регистрация события по третьему каналу и в следующем — по четвертому. Таким образом, порядок регистрации соответствует порядку поступления импульсов на вход многоканального счетчика. Количество столбцов М в устройстве 9 может быть определено иэ следующих соображений.

Вследствие статического характера входных потоков абсолютно точное определение числа поступивших импульсов по числу зарегистрированных в счетчике с конечным мертвым временем принципиально невозможно.

В предлагаемом многоканальном счетчике коррекция просчетов может быть произведена с тем большей точностью, чем больше значение M. !

Пусть И=1. При поступлении на счет-. чик нескольких сигналов первым будет. обслужен первый сигнал. Порядок обслуживания второго и последующих сиг-, налов может нарушиться, так как после обслуживания первого сигнала триггерная структура на элементах 11 первого столбца случайным образом установится в одно из двух состояний. В практически важном случае пс (0,1 (где и— интенсивность входного потока; мертвое время счетчика, т.е. время обслуживания одного события) вероятность тройного совпадения мала по. ° сравнению с вероятностью двойного совпадения. Исходя из величины п3 и требуемой точности коррекции, следует выбирать необходимое значение М.

1508342

t

Формула изобретения

1, Многоканальный счетчик импульсов, содержащий оперативное запоминающее устройство, блок начальной ус-. тановки, шину начальной установки, сумматор, регистр и устройство управления, первый и второй выходы которого соединены соответственно с управляющими входами регистра и блока начальной установки, первый вход которого соединен с шиной начальной установки, отличающийся тем, что, с целью повышения быстродейст- 15 вия, в него введены коммутатор кодов, элемент ИЛИ и устройство для обслуживания запросов в порядке поступления, содержащее N триггеров (где N — - число входных каналов), матрицу из N строк и М столбцов (M(N) первых элементов

И-НЕ, шифратор, стробирующий дешифратор, кроме того, каждый столбец, кроме первого, содержит N первых элемен-. тов задержки; второй элемент задерж- 25 ки и N вторых элементов И-НЕ, первые входы которых соединены с выходами соответствующих первых элементов И-НЕ своего столбца, вторые входы соединены с выходом второго элемента задерж- 30 ки своего столбца, а выходы соединены ! с первыми входами соответствующих первых элементов И-НЕ предыдущего столбца, выход каждого первого элемента задержки, кроме принадлежащих послед- З5 нему столбцу, соединен с вторым входом соответствующего первого элемента И-HE своего столбца и с входом соответствующего первого элемента задержки следующего столбца, а выходы 4О первых элементов задержки последнего столбца соединены с первыми входами соответствующих первых элементов И-HE последнего столбца, входы триггеров являются информационными входами уст 45 ройства для обслуживания запросов в порядке поступления и многоканального счетчика, выходы триггеров соединены с вторыми входами соответствующих первых элементов И-НЕ первого

50 столбца и с входами соответствующих первых элементов задержки второго столбца, а входы сброса соединены с выходами стробируемого дешифратора, информационные входы которого соеди55 нены соответственно с выходами шифратора и с первым дополнительным выхо" дом устройства для обслуживания запросов в порядке поступления, а стро-. бирующий вход соединен с входом вто рого элемента задержки второго столбца и с тактовым входом усIpoHcTBa для обслуживания запросов в порядке поступления, выход второго элемента задержки каждого столбца, кроме последнего, соединен с входом второго элемента задержки следующего столбца, причем выход каждого первого элемента

И-НЕ соединен с соответствующими дополнительными входами всех остальных первых элементов И-НЕ данного столбца и всех остальных первых элементов

И-НЕ данной строки, принадлежащих столбцам, следующим за данным, а выходы первых элементов И-НЕ первого столбца соединены также с соответствующими входами шифратора, выходы триггеров являются вторыми дополнительными выходами устройства для обслуживания запросов в порядке поступления, которые подключены к входам элемента ИЛИ, выход которого соединен с первым входом устройства управления, второй вход устройства управления соединен с шиной начальной установки, а третий выход — с тактовым входом устройства для обслуживания запросов в порядке поступления, первый дополнительный выход которого соединен с первым входом коммутатора кодов, второй и управляющий входы которого соединены соответственно с шиной начальной установки и с четвертым выходом устройства управления, а выход— с адресным входом оперативного запо-! минающего устройства, входы записи и управления оперативного запоминаю щего устройства соединены соответственно с первым и вторым выходами устройства управления, четвертый выход которого соединен с входом переноса сумматора, выход сумматора соединен

1 с информационным входом регистра, первый выход которого соединен с инфор мационным входом оперативного запоминающего устройства, а второй выход— с выходной шиной переполнения, второй вход блока начальной установки соединен с выходом оперативного запоминающего устройства, а выход — с входом сумматора.

2, Счетчик по н, 1, о т л и ч а юшийся тем, что устройство управления содержит третий и четвертый элементы И-НЕ, инвертор, элемент И, второй и третий триггеры, первый, 1508342

l4 второй и третий элементы ИЛИ-НЕ, третий и четвертый элементы задержки, первый и второй одновибраторы, причем первый вход третьего элемента

И-НЕ соединен с первым входом устройства управления, второй вход которого соединен с тактовым входом второго триггера, первый выход соединен с инверсным выходом первого одновибратора, второй выход соединен с выходом третьего триггера, третий выход соединен с выходом первого элемента

ИЗИ-НЕ, четвертый выход соединен с входом инвертора, первый вход первого 15 элемента ИЛИ-НЕ соединен с инверсным выходом второго одновибратора, вторым входом третьего элемента И-НЕ, первым входом четвертого элемента

И-НЕ и первым входом второго элемен- g() та ИЛИ-HE а второй вход через третий элемент задержки соединен с выходом третьего элемента И-НЕ, вторым входом четвертого элемента И-НЕ и первым входом элемента И, выход которого. через четвертый элемент задержки соединен с входом первого одновибратора, а второй вход — с выходом четвертого элемента И-НЕ, третьим входом третьего элемента И-НЕ и через инвертор с первым входом третьего элемента KIH-НЕ и с тактовым входом третьего триггера, выход второго элемента

ИЛИ-НЕ соединен с вторым входом третьего элемента ИЛИ-НЕ и с входом сброса второго триггера, выход которого соединен с третьим входом четвертого элемента И-НЕ, второй вход второго элемента ИЛИ-НЕ соединен с выходом третьего элемента ИЛИ-НЕ, выход первого одновибратора соединен с входом второго одновибратора и с входом сброса третьего триггера.