Делитель частоты следования импульсов с регулируемым коэффициентом деления

 

Изобретение может использоваться в устройствах автоматики и вычислительной техники. Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности многоканальной выработки различных по длительности выходных импульсов - достигается за счет введения счетчика 11 импульсов, дешифратора 10, триггеров 7.2, ..., 7.N, сумматора 4, блока 3 задания кода и мультиплексора 8. Кроме того, устройство содержит запоминающее устройство 5, элемент 6 сравнения кодов, триггер 7.1, счетчик 2 импульсов и шины: 1 - входную, 9 - пуска, 12 - тактовых импульсов и 13.1, ..., 13.N - выходные. Длительность выходных импульсов на шинах 13.1,...,13.N определяется выражением Τ<SB POS="POST">I</SB>=N<SB POS="POST">OI</SB><SP POS="POST">.</SP>T<SB POS="POST">O</SB>, где I -номер шины, N<SB POS="POST">оI</SB> - соответствующее значение кода в блоке 3, T<SB POS="POST">о</SB> - период входных импульсов. На шину 12 поступают импульсы с периодом T<SB POS="POST">1</SB>Τ<SB POS="POST">O</SB>/N. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (1) 4 Н 03 K 23/66! ч

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4343421/24-21 (22) 14.12 ° 87 (46) 23.10 ° 89. Бюл. У 39 (71) Опытно-конструкторское бюро приборов контроля и автоматики (72) А.В.Желваков, В.А.Трофимов и В. Г. Булыгин (53) 621. 374. 4 (088. 8) (56) Авторское свидетельство СССР

11 1128390, кл. Н 03 К 23/00, 22.07.83.

Авторское свидетельство СССР !! 1309304, кл, Н 03 К 23/66, 19.08.85, Авторское свидетельство СССР !! 993484, кл. Н 03 К 23/66, 28,05.81. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С РЕГУЛИРУЕМЫМ КОЭФФИЦИЕНТОМ

ДЕЛЕНИЯ (57) Изобретение может использоваться в устройствах автоматики и вычис„„SU„„ 1517) 30 А1

2 лительной техники. Цель изобретения— расширение функциональных возможностей за счет обеспечения возможности многоканальной выработки различных по длительности выходных импульсов— достигается за счет введения счетчика ll импульсов, дешифратора 10, триггеров 7.2,...,7.п, сумматора 4, блока 3 задания кода и мультиплексора 8. Кроме того, устройство содержит запоминающее устройство 5, элемент 6 сравнения кодов, триггер 7.1, счетчик 2 импульсов и шины: 1 — входную, 9 — пуска, 12 — тактовых импульсов и

13.1,„,13.n — выходные. Длительность выходных импульсов на шинах

13.1,...,13.п определяется выражением ; =No Т, где i — номер шины, N — соответствующее значение кода о в блоке 3, Т0 — период входных импульсов. На шину 12 поступают импульсы с периодом Т„с T,/n. 1 ил.

1517130

Изобретение относится к импульсной технике и может быть использова" но в устройствах автоматики и вычислительной техн11ки.

Цель изобретения — расширение функциональных возможностей эа счет обеспечения возможности многоканальной выработки различных по длительности выходных импульсов.

На чертеже приведена электрическая функциональная схема делителя частоты следования импульсов с регулируемым коэффициентом деления.

Устройство содержит входную шину

l которая соединена со счетным входом первого счетчика 2 импульсов, блок

3 задания кода, выход которого соединен с первым входом сумматора 4, выход которого соединен с информационным входом запоминающего устройства

5; выход первого счетчика 2 импульсов соединен с вторым входом сумматора 4 и с первым входом элемента 6

20 сравнения кодов, выход которого сое- 25 динен с R íõoäàìè всех триггеров 7.17.n S-входы которых соединены с входом управления запоминающего устройства 5 и с выходом мультиплексора 8, информационный вход которого соединен с шиной 9 пуска, адресный вход — с адресными входами блока 3 задания и запоминающего устройства 5, с-входом дешифратора 10 и с выходом второго счетчика 11 импульсов, счетный вход которого соединен с шиной 12 тактовых импульсов; выходы дешифратора 10 соедит ены с входами управления всех триггеров 7.1 — 7,.п, выходы которых соединены с соответствующими выход- 40 ными шинами 13.1 — 13.п.

Устройство работает следующим образом.

Пусть одновременно требуется получить выходные импульсы с длительно 45

= И,, Т, где Т„ — период следования входной последовательности импульсов; Nz<, Ио,.° .°.,, NаД вЂ” задания на формирование соответствующих им50 пульсов. Задания хранятся в блоке 3 который включает устройство ввода заданий (например, клавиатуру) и запоминающее устройство с входами:данных, ЗЛ1П1СЬ/ЧТЕНИЕ, адреса. Входь1

ЗЛПИСЬ/ЧТЕНИЕ и данных на схеме не

55 показ аны, так как при фо рмировании длительностей выходных импульсов блок

3 работает только в режиме чтения, В исходном положении RS-триггеры

7.1 — 7.п, находятся в нулевом состоянии. Входные импульсы с периодом следования То поступают по шине 1 на вход счетчика 2 ° По шине 12 на вход счетчика 11 поступают импульсы с периодом следования Т1 (То /n (n — общее число RS-триггеров), и на его выходе последовательно формируются коды, соответствующие номерам выходных RS-триггеров.

Цикл формирования первого выходного импульса начинается, если в момент опроса шины 9 на ее первом разряде присутствует уровень логической единицы (сигналы на шины пуска могут подаваться, например, от датчиков реальных событий) . Уровень логической единицы с опрашиваемого разряда шины 9 проходит на выход мультиплексора 8 и устанавливает первый RS-триггер 7.1, выбранный дешифратором 10, в состояние логической единицы, формируя начало выходного импульса ° Одновременно кодом с выхода счетчика

11 выбирается первая ячейка устройства 5, в которую из сумматора 4 записывается сумма кода N » текущего времени с выхода счетчика 2 и кода

N д1 задания длительности первого формируемого импульса, выбираемого кодом адресной шины из блока 3. Таким образом, в устройство 5 записывается значение кода N, N, + Х

При последующих значениях кодов адресной шины аналогичным образом в соответствующие ячейки устройства 5 записываются значения кодов И =

N ...,,N т — коды текущего времени в моменты появления импульсов записи на входе управления), Уровень логической единицы на разрядах шины 9 может присутствовать до опроса соответствующих входов мультиплексора 8, а затем сбрасываться (метод квитирования) либо иметь гарантированную длительность не менее длительности Т цикла опроса всех входов мультиплексора 8, но не более Т .

В отсутствие сигналов на шине 9 устройство 5 работает только в режиме чтения. При этом содержимое соответствующих ячеек устройства 5 поочередно сравнивается элементом 6 с кодом текущего времени счетчика 2.

Когда содержимое счетчика 2 достигнет значения N 1, элемент 6 вы151713О—

Состанитель А.Соколов

Редактор Г.Гербер Техред Л.Олийнык Корректор М.Максимишинец

Заказ 6400/56 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101 рабатывает импульс, устанавливающий

RS-триггер 7.1 в нулевое состояние.

Так формируется на шине 13 ° 1 первый выходной импульс требуемой длительности v, =N о, Т . Аналогично формируются длительности < =N Т и.

° ° ° s vn "оп То °

С появлением на шине 9 следующих импульсов пуска циклы формирования соответствующих выходных импульсов повторяются. Описанный алгоритм одновременного регулирования нескольких выходных импульсов может быть реализован как аппаратно, так и программно в устройствах с микропроцессорным управлением.

Формула и з о б р е т е н и я

Делитель частоты следования импульсов с регулируемым коэффициентом деления, содержащий первый счетчик импульсов, выход которого соединен с первым входом элемента сравнения кодов, второй вход которого соединен с выходом запоминающего устройства, первый RS-триггер входную и выходную шины и шину пуска, о т л и ч а ю— шийся тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности многоканальной выработки различных по длительности выходных импульсов, н него введены второй счетчик импульсон,дешифратор, с второго по n — и RS †триггеры, с второй по и-ю выходные шины, шина тактовых импульсов, сумматор, блок задания кода и мультиплексор, информационный вход которого соединен с шиной пуска, выход — с S-входами всех RS-триггеров, выходы которых подключены к соответствующим выходным шинам,и с входом управления запоминающего устройства, адресный вход которого соединен с адресным

15 входом мультиплексора, с входом дешифратора, с выходом второго счетчика импульсов, счетный вход которого подключен к шине тактовых импульсов, и с адресным входом блока задания, рб ыход которого соединен с первым ходом сумматора, второй вход которого соединен с выходом первого счетчика импульсон, выход — с информационным входом запоминающего устройства, а выход элемента сравнения кодов, соединен с

R âõoäàìè всех Rs-триггеров, V-входы которых соединены с соответствующими выходами дешифратора, при этом счетный вход первого счетчика

30 импульсов соединен с нходной шиной,