Регистрирующее устройство

 

Изобретение относится к информационно-измерительной технике и может быть использовано для регистрации сигналов с времяимпульсной модуляцией, в частности для записи эхосигналов в гидролокации. Изобретение позволяет повысить разрешающую способность регистрации сигналов с времяимпульсной модуляцией. Разрешающая способность увеличивается благодаря разнесению во времени приема входной информации и ее регистрации на носитель и старт-стопному режиму работы распределителя 11 сигналов развертки. При этом величина разрешения определяется периодом масштабной частоты, формирующей дискретно-временную развертку шкалы. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU(ii) 150 4 С 01 11 9 02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

BCKMN38AR

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

40 ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

1 (21) 4359577/24-10 (22) 08 ° 01.88 (46) 23.09,89. Ъюл.М 35 (71) Новосибирский электротехнический институт и Северо-Западное аэрогеодезкческое производственное объединение, г.Ленинград (72) А.Д.Владимиров, Н.В;Гуляев, Г.П.Каблов, О.К.Кочергин, Л.А.Забродин, В.К.Еремин и В.А.Попов (53) 681.17(088.8) (56) Авторское свидетельство СССР

М 732669, кл. (." 01 Р 9/02, 1979. Авторское свидетельство СССР

М 996867, кл. G Ol D 9/02, 1982. (54) РЕГИСТРИРУЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к информа2 ционно-измерительной технике и может быть использовано для регистрации сигналов с времяимпульсной модуляцией, в частности для записи эхосигналов в гидролокации. Изобретение позволяет повысить разрешающую способность регистрации сигналов с времяимпульснои модуляцией. Разрешающая способность увеличивается благодаря разнесению ва времени приема входной информации к ее регистрации на носитель„ и старт-стопному режиму работы рас определителя 11 сигналов развертки.

При этом величина разрешения определяется периодом масштабной частоты, формирующей дискретно-временную развертку шкалы. 3 ил. 1 з ° и. ф-лы.

3 150959

Изобретение относится к информационно-измерительной технике и может быть использовано для регистрации сигналов с времяимпульсной модуляцией, в частности для записи эхосигна5 лов в гидролокации.

Цель изобретения — повышение разрешающей способности регистрации сигналов с времяимпульсной модуляцией.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг.2 — структурная схема блока буферной памяти; на фиг.3 — функциональная схема формирователя паузы, Предлагаемое устройство (фиг.l) имеет тактовый вход 1 и содержит делитель 2 частоты, двухступенчатый счетчик 3 и 4, формирователь 5 импульсов запуска, формирователь б импульса поддиапазона, элемент ИЛИ 7, RS-триггер 8, информационный вход 9, элемент И 10, распределитель 11 сигналов развертки, блок 12 записи, 25 формирователь 13 паузы, формирователь 14 обнуления, триггер 15, инвертор 16, блок 17 буферной памяти, формирователь 18 импульсов сброса, формирователь 19 импульса записи. 30

Двухступенчатый счетчик 3 и 4 через делитель 2 подключен к тактовому входу 1 устройства. Вход формирователя 5 импульсов запуска подключен к последнему разряду второй ступени счетчика 4. Выход формирователя 5 является выходом синхронизации. Входы формирователя 6 импульсов поддиапазона подключены соответственно к первой и второй ступеням 3 и 4 счетчика и 40 к выходу RS-триггера 8, R-входкоторого подключен к одному из входов элемента ИЛИ 7 и к выходу формирователя 5, à S-вход — к другому входу элемента ИЛИ 7 и к информационному 45 входу 9 устройства, третий вход элемента ИЛИ 7 подключен к выходу формирователя 6 импульса подциапазона.

Блок 12 записи своими входами подключен к соответствующим выходам распределителя 11 сигналов развертки. Блок

17 буферной памяти имеет две группы сигнальных входов. Первая группа сигнальных входов блока 17 буферной памяти подключена к входу и выходу первой ступни 3 счетчика, к выходу логической единицы, к выходу элемента ИЛИ 7. Первый вход второй группы сигнальных входов блока 17 буферной

5 4 памяти подключен к выходу элемента

И 1О и к тактовому входу распределителя 11 сигналов развертки, второй вход второй группы — к выходу формирователя 18 импульсов сброса, к входу сброса распределителя ll сигналов развертки и к входу формирователя 13 паузы, третий вход соединен с четвертым через инвертор 16 и подключен к выходу формирователя 14 обнуления и входам сброса формирователя 13 и 19 паузы и импульсов записи

Управляющий вход блока 17 буферной памяти подключен к инверсному выходу триггера 15, счетный вход которого соединен с входом формирователя 14 обнуления, с первым входом формирователя 18 импульса сброса и с выходом формирователя 5 импульса запуска, два выхода блока 17 буферной памяти подключены соответственно к второму входу формирователя 18 импульса сброса и входу формирователя 19 импульса записи, выход которого соединен с управляющим входом блока 12 записи и с одним из входов элемента

И 10, второй вход которого подключен к выходу формирователя 13 паузы, а третий — к входу делителя 2 частоты, являющемуся тактовым входом устройства.

Блок 17 буферной памяти (фиг ° 2) содержит входной и выходной коммутаторы 20 и 23 и два идентичных канала памяти, каждый из которых содержит счетчик 22 адреса и оперативное запоминающее устройство 21, адресные входы которого соединены с соответ.ствующими выходами счетчика 22 адреса.

Тактовый вход и вход обнуления счетчика 22, а также информационный вход и вход выбора режима оперативного запоминающего устройства (ОЗУ)

21 соединены с соответствующими выходами входного коммутатора 20, а выходы счетчика 22 ОЗУ 21, соединены с соответствующими входами выход ного коммутатора 23. Управляющий вход выходного коммутатора 23 соединен с аналогичным входом входного коммутатора 20 и является управляющим входом блока 17 буферной памяти, при этом первые четыре входа входного коммутатора 20 образуют первую группу сигнальных входов блока 17 буферной памяти, другие четыре входа входного коммутатора 20, образуют вторую группу сигнальных входов блока 17 памяти, а два выхода выходного коммутатора

23 являются выходами блока 17 буферной памяти.

Формирователь 5 импульсов запуска осуществляет синхронизацию основных узлов устройства, обеспечивая установку их в исходное состояние, в начале каждого цикла измерения.

Формирователь импульса поддиапазона l ð

6 предназначен для формирования специальных импульсов, временное положе" ние которых определяет номер поддиапазона, в котором расположен информационный сигнал. 15 .Распеределитель 11 сигналов развертки предназначен для управления работой блока 12 записи и вырабатывает необходимые сигналы для включения соответствующих электродов или эле- 20 ментов регистрации. Конкретное схемное исполнение распределителя 11 зависит. от типа применяемого носителя информации, конструктивных особенностей гребенки электродов и типа ис- 25 пользуемых в ней элементов регистрации.

Блок 12 записи является оконечным узлом регистрирующего устройства, в котором реализуется запись измерительной информация на тот или иной тип носителя, включает в себя орган: регистрации, носитель информации и механизм для его перемещения.

Формирователь 13 паузы обеспечива ет требуемую скважность следования импульсов записи и вырабатывает импульс заданной длительности. Формирователь 13 может быть выполнен, например, по схеме, приведенной на фиг.3. Схема включает в себя элемент

ИЛИ 24 триггер 25 и счетчик 26. Вход установки счетчика 26 в ноль подклю— чен к инверсному выходу RS-триггера

25, выход счетчика соединен с одним из входов элемента ИЛИ 24. Второй вход элемента ИЛИ 24 является входом сброса формирователя 13 паузы.

Выход элемента ИЛИ 24 соединен с

R-входом RS-триггера, S-вход которого 50 является входом запуска формирователя 13 а прямой выход — выходом формирователя 13.

Формирователь 14 обнуления пред" назначен для управления в цикле. считы- 55 вания информации режимом работы ОЗУ

21. соответствующего канала блока 17 записи и обеспечивает кратковремейный перевод данного ОЗУ 21 в конце цикла

1509595 6 считывания в режим записи, в течение.которого происходит очистка ячеек памяти путем записи в них логического нуля. Формирователь 14 обнуления может быть выполнен также, как и формирователь 13 паузы, по схеме, приведенной на фиг.3.

Блок 17 памяти предназначен для оперативного запоминания с последующим воспроизведением взаимного времен . ного расположения смеси импульсов, поступающей с выхода элемента ИЛИ 7.

Блок 17 памяти (фиг.2) содержит входной и выходной коммутаторы 20 и 23 и два идентичных канала памяти, каждый из которых содержит счетчик 22 адреса ОЗУ.

Формирователь 19 импульсов записи вырабатывает сигнал требуемой амплиту; ды и длительности и обеспечивает включение одного из элементов .органа регистрации блока 12 записи.

Дпя записи на термочувствительный носитель требуется достаточно продолжительный сигнал (- 5 мс), поэтому формирователь 19 в этом случае можно выполнить по схеме, приведенной на фиг.3.

Устройство работает следующим образом.

На тактовый вход .1 поступает последовательность импульсов. На выходе делителя,2 формируется сигналы с частотой, определяющей масштаб записи информационных сигналов ° Количество нншущих электродов блока .12 записи, емкость счетчика 22 адреса, блока 17 памяти и -емкость счетчика 3 выбираются одинаковыми и равными п<.-В предлагаемом регистраторе n, = 200.

Коэффициент пересчета счетчика 4 определяет количество регистрирующих поддиапазонов и

Первая группа сигнальных входов блока 17 памяти определяет режим записи информации, вторая группа сигнальных входов определяет режим считывания информации.

Общий коэффициент пересчета двух» ступенчатого счетчика 3 и 4 составляет

N=n, n

Импульсы масштабной частоты, по .. ступающие на вход последовательного счетчика 3 и 4, обеспечивает периоди ческую дискретновременную развертку измеряемого параметра (глубины). Через каждые 5 импульсов масштабной частоты формируется импульс запуска

1509595 на выходе формирователя 5, определяющий начало отсчета регистрируемого параметра, При этом осуществляется начальная установка отсчетного триггера 8 и запуск триггера 15 коммути5 рующего канала блока 17 буферной памяти.

Отсчетный триггер 8 переводится во второе состояние информационным импульсом, поступающим с входа 9.

Перепад напряжения с выхода триггера

8 поступает на формирователь 6 подди-апазона и на его выходе формируется импульс, временное положение которого 15 относительно импульса на выходе формирователя 5 импульса запуска определяет номер поддиапазона, в котором находится информационный импульс.

Нулевой импульс с выхода формирователя 5, импульс признака поцдиапазона с выхода формирователя 6 и информационный импульс с входа 9 суммируются логическим элементом ИЛИ 7 и с его выхода поступают на информацион- 25 ный вход первой группы сигнальных входов блока 17 буферной памяти.

Блок 17 буферной памяти предназначен для оперативного запоминания взаимного временного расположения смеси Э0 импульсов с выхода элемента 7. Запись этих сигналов в блок 17 буферной памяти осуществляется в темпе их поступления, так как на тактовый вход (первый вход первой группы сигнальных входов) блока 17 буферной памяти поступают импульсы масштабной частоты с выхода делителя 2.

Режим записи поступающих сигналов задается в одном из каналов блока 17 памяти путем подключения этого канала через входной коммутатор 20 к первой группе сигнальных входов. Одновременно второй канал блока 17 памяти

45 установлен в режим считывания информации сигналами, поступающими через коммутатор 20 со второй группы сигнальных входов блока 17 памяти.

С поступлением очередного импульса

50 запуска триггер 15 переводится в противоположное состояние равновесия

I и обеспечивает одновременную коммутацию каждой группы сигнальных входов блока

17 памяти на противоположный канал памяти. При этом в одном из каналов режим записи изменяется на режим считывания, а в другом — режим считывания на режим записи.

Считывание информации из блока 17 буферной памяти осуществляется в 10 раз быстрее благодаря подключению тактового входа считывания блока 17 памяти (первый вход в-.орой группы сигнальных входов) через эпемент

И 10 к тактовому входу 1 устройства.

Это создает необходимый резерв времени для реализации медленного процесса записи.

В процессе считывания происходит последовательный опрос всех ячеек памяти блока 17 буферной памяти и параллельно осуществляется переключение электродов блока 12 записи с помощью распределителя 11, так как его тактовый вход соединен с тактовым входом второй группы сигнальных входов блока 17 памяти.

При появлении в процессе опроса заполненной ячейки на выходе блока 17 буферной памяти формируется импульс и осуществляется запуск формирователя

19 импульса записи. Выходной сигнал формирователя 19 поступает на управляемый вход блока 12 записи и обеспечивает его включение на время, необхо-. димое для реализации записи отметки на носителе. Одновременно сигнал логического нуля с выхода формирователя

19 поступает на второй вход элемента

И 10 тем самым прекращая поступление импульсов тактовой частоты на тактовые входы блока 17 памяти (в режиме считывания) и распределителя 11 сигналов развертки. С окончанием импульса записи процесс опроса ячеек памяти блока 17 памяти и коммутацич электродов блока 12 записи продолжается до появления новой заполненной ячейки, нового формирования импульсов записи и т.д. Таким образом, реализуется старт-стопный режим опроса ячеек памяти блока 17 памяти и коммутация элект. родов блока 12 записи.

С помощью формирователя 13 паузы обеспечивается необходимая скважность записи информации, так как импульсом логического нуля с его выхода элемент

И 10 дополнительно блокируется для прохождения импульсов тактовой частоты на тактовый вход распределителя

11 сигналов развертки и тактовый вход в режиме считывания блока 17 буферной памяти.

В конце цикла считывания с помощью формирователя 14 обнуления и инвертора 16 осуществляется очистка ранее

9 1509595 10 записанной информации в блоке 17 памяти и подготовка его к записи новой информации в блоке 17 памяти и подго-, товка ега к записи новой информации на очередном этапе работы. Формирователь 18 импульса сброса осуществляет начальную установку распределителя 11 и блока 17 буферной памяти в режим считывания информации. 10

Переключение каналов блока 17 буферной памяти (фиг.2) осуществляется с помощью входного коммутатора 20 и выходного коммутатора 23, 1!ри поступлении двух информациан- 15 ных импульсов на вход 9 с интервалом времени между ними меньше, чем время записи информации на носитель па первому информационному импульсу в формирователе 6 сформируется импульс при-20 знака поддиапазона. Далее смесь сигналов ("нулевого, признака паддиапазона, информационных) через элемент

ИЛИ 7 поступает на запись в блок 17 буферной памяти. Близко расположенные 25 информационные импульсы запишутся в соседние ячейки памяти блока 17. Ha этапе считывания информации из блока .

17 памяти и записи ее на носитель два информационных сигнала воспроизводят- 30 ся раздельно. Аналогично осуществляется регистрация сигналов и при большем количестве информационных импульсов, например при исследовании слоистой структуры донных отложений.

Таким образом, благодаря разнесению во времени приема входной информации и ее регистрации на носитель и стартстопыому режиму работы распределителя

11 сигналов развертки достигается вы- 10 сокая разрешающая способность регистрации сигналов с времяимпульсной модуляцией, Минимальное время, при котором сигналы регистрируются как отдельные, 45 . равно периоду масштабной частоты.

В предлагаемом изобретении разре-. шающая способность увеличиваится благодаря разнесению во времени приема входной информации и регистрации ее на носитель. 11ри этом величина разрешения определяется периодом масштаб ной частоты, формирующей дискретновременную развертку шкалы измерения, значение которой может быть выбрана более высоким.

Формула изобретения

1. Регистрирующее устройство, содеижащее блок записи, формирователь импульсов записи, распределитель сигналов развертки, последовательный двухступенчатый счетчик, формирователь импульсов запуска, трехвходовой элемент ИЛИ, RS-триггер, формирователь импульса поддиапазоча, входы которого подключены соответственно к первой и второй ступеням счетчика и к выходу КЯ-триггера, S-вход которого подключен к одному из входов элемента ИЛИ и выходу формирователя импульсов запуска и является выходом синхронизации устройства, а R-вход, являющийся информационным входом устройства — к второму входу элемента

ИЗМ, третий вход которого соединен с выходом формирователя импульса поддиапазона, вход формирователя импульса запуска подключен к выходу второй ступени счетчика, а блок записи входами подключен к соответствующим выходам распределителя сигналов развертки, о т л и ч а ю щ е е с я тем, чта, с целью повышения разрешаю-, щей способности регистрации сигналов с времяимпульсной модуляцией, в него введены трехвхадовый элемент И, делитель частоты, формирователь импульса сброса, формироватепь обнуления, инвертар, формирователь паузы, триггер и двухканальный блок буферной памяти с двумя группами сигнальных входов, первый вход первой группы которого соединен с входом первой ступени счетчика и подключен к выходу делителя частоты, второй вход — к выходу первой ступени счетчика, третий вход — к шине логической единицы, четвертый вход соединен с выходом элемента ИЛИ, первый вход второй группы сигнальных входов блока памяти соединен с тактовым входом распредели» теля сигналов развертки и подключен к выходу элемента И, второй вход присоединен с выходу формирователя импульса сброса, к входу сброса рас". пределителя сигналов развертки и к входу формирователя паузы, третий вход соединен с четвертым через инвертар и подключен к выходу формирователя обну- ° ления и входам сброса формирователей паузы и импульсов записи, управляющий вход блока буферной памяти подключен к инверсному выходу триггера, счетный вход которого соединен с входоМ формирователя обнуления, с первым входом формирователя импульса сброса и с выходом формирователя импульсов

1509595

12 запуска, два выхода блока буферной памяти подключены соответственно к второму входу формирователя импульса сброса и входу формирователя импульса записи, выход которого соединен с, управляющим входом блока записи и с одним из входов элемента И, второй вход которого подключен к выходу формирователя паузы, а третий -. к входу делителя частоты, являющемуся тактовым входом устройства.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок буферной памяти содержит входной и выходной коммутаторы и два идентичных канала памяти, каждый из которых содержит счетчик адреса и оперативное запоминающее устройство, адресные входы которого соединены с соответствующими выходами счетчика адреса, тактовый вход и вход обнуления которого, а также информационный вход и вход

5 выбора режима оперативного запоминающего устройствХсоединены с соответствующими выходами входного коммутатора, а выходы счетчика и оперативного эапо" минающего устройства соединены с соот1g ветствующими входами выходного коммутатора, управляющий вход которого соединен с аналогичным входом входного коммутатора и является управляю" щим входом блока буферной памяти, при

15 этом первые четыре входа входного коммутатора образуют первую группу сигнальных входов блока памяти, другие четыре входа его — вторую группу входов блока памяти,. а два выхода

2р выходного коммутатора являются выходами блока буферной памяти.

1509595

Составитель С,Подорский

Техред И.Верес

Корректор Н.Борисова

Редактор С. 1 атрушева

Заказ 5789/31 Тираж 660 Подписное

ВНИИПИ Государственного комитета пп изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5 производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101