Адаптер канал-канал

 

Изобретение относится к вычислительной технике и может быть использовано для сопряжения ЭВМ в многомашинных вычислительных комплексах. Целью изобретения является повышение пропускной способности адаптера при выполнении канальных программ, содержащих несколько команд, за счет сокращения времени на передачу и анализ байтов состояния. Сокращение времени достигается путем запрета передачи байтов состояния по второй и последующим командам канальной программы, для чего в адаптере выходы регистров команд первого и второго полуадаптеров подключены соответственно к выходам узлов управления первого и второго полуадаптеров.

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН.„SU,„, 1509863 A 2

yg y С 06 F 13/00

3 r,Ãh„4t .!! " Il>

g Г ! О. 3i I;

I

Г..:;-: "

Д ."у I ! !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ДО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (Ь1) 1112361 (21) 4388873/24-24 (22) 03 ° 03.88 (46) 23.09.89. Бюл. В 35 (72) В.А.Исаенко, Е.А.Николаева, А.А.Самчинский, Б.Г.Шаров и Н.Н.Ерасова (53) 681.325(088 ° 8) (56) Авторское свидетельство СССР

Н 1112361, кл. G 06 F 3/04, 1984. (54) АДАПТЕР КАНАЛ вЂ” KAHAJJ (57) Изобретение относится к вычислительной технике и может быть использовано для сопряжения ЗВМ в многомаИзобретение относится к вычислительной технике, может использоватьсй для сопряжения ЭВМ в многомашинных вычислительных комплексах и является усовершенствованием устройства по авт.св. Р 1112361.

Целью изобретения является повышение пропускной способности адаптера при выполнении канальных программ, содержащих несколько команд, за счет сокращения времени на передачу и анализ байтов состояния.

На фиг.1 приведена блок-схема адаптера; на фиг.2 — функциональная схема узла управления адаптера; на фиг.3 граф-алгоритм работы узла управления.

Адаптер канал — канал содержит первый 1 и второй 2 полуадаптеры, каждый Hs которыми состоит из узла 3 входных сигналов, регистра 4 команд, дешифратора 5 команд, регистра Ь адшинных вычислительных комплексах.

Целью изобретения является повышение пропускной способности адаптера при выполнении канальных программ, содержащих несколько команд, за счет сокращения времени на передачу и анализ байтов состояния. Сокращение времени достигается путем запрета передачи байтов состояния ло второй и последующим командам канальной программы, для чего в адаптере выходы регистров команд первого и второго полуадаптеров подключены соответственно к входам узлов управления первого и второго полуадаптеров. 3 ил. реса, узла 7 сравнения адреса, узла

8 управления, узла 9 выходных сигна-. лов и регистра 10 байта состояния, буферный регистр 11, блок 12 сравнения команд, блок 13 задания режима, шины 14 и 15 первого и второго информационных входов канала, шины 16 и CO

17 первого и второго управляющего Q0 входов канала, шины 18 и 19 первого фЬ и второго информационных выходов ка- iae4 нала и шины 20 и 21 первого и второго управляющих выходов канала.

Узел 8 (фиг.2) содержит входной мультиплексор 22, постоянную память

23, выходной регистр 24. На фиг. 2 показаны также шина 25 сигналов син- ) хронизации и шина 26 сигналов начальной установки.

Адаптер работает следующим образом.

При выполнении одиночных команд адаптер работает также, как и прототип

150986

Узел 8 управления вырабатывает внут- ренние управляющие сигналы и сигналы на шинах 20(21) линий управления абонента в соответствии с кодом команды и сигналом, поступающими от каналов

55 по шинам 16(17) линий управления каЭ нала а также сигналами режима из ! блока 13.

3 (признаком выполнения одиночных команд является отсутствие указателя, цепочки команд в коде команды) . Канал (например, первой ЭВМ) выбирает адаптер в соответствии с принципами организации ввода - вывода интерфейса ЕС

ЭВМ. При этом адрес от канала по шинам 14 через узел 3 поступают в узел

7, где сравнивается с адресом адапте- 10 ра, хранимым в регистре 6. Результат сравнения выдается в узел 8. При сравнении адресов узел 8 обеспечивает выдачу в канал по шинам 18 через узел

9 выходных сигналов. 15

В ответ на полученный адрес канал вводит в адаптер команду. Байт команды по шинам 14 через узел 3 заносится в регистр 4 и декодируется дешифратором 5, Если поступившая ко- 20 манда является командой обмена, т.е. командой, требующей согласованной команды во втором йолуадаптере, узел

8 сигналом передает в узел 8 второго . полуадаптера. Второй полуадаптер вы- 25 ходит на связь с каналом второй 3ВМ и передает ему байт состояния, формат которого содержит команду, полученную первым полуадаптером. Байт состояния передается из регистра 10 через узел 30

9 по шинам 19. Вторая ЭВМ программно анализирует байт состояния, определяет какая ответная команда должна быть послана в адаптер и посылает эту ответную команду во второй полуадаптер.35

Команда по шинам 15 через узел 3 поступает в регистр 4 второго полуадаптера. Блок 12 сравнивает команды пер-. вого и второго полуадаптеров ° Сигнал соответствия вырабатывается блоком 10

12 при совпадении информации в полях модификаторов. Если команды соответствуют другдругу (команде записи соответствует команда считывания с теми же модификаторами), адаптер выполняет,15 их до завершения. При этом байт информации, полученный из канала, производящего запись, помещается в буферный регистр 11, а затем передается в канал, производящий считывание.

Отличие предлагаемого адаптера от прототипа заключается в выполнении цепочки команд. Адаптер обеспечивает однократную выдачу байта состояния,. в формате которого содержится команда, требующая согласования по первой команде цепочки. Для этого код каждой команды цепочки, за исключением последней, содержит признак цепочки (ЦК) в разрядах модификаторов.

При выполнении цепочки адаптер работает следующим образом.

Канал, например первый, выбирает адаптер и вводит команду с признаком

ЦК в регистр 4 команд. Узел 8 анализирует признаки ЦК собственного и смежного полуадаптеров. Если присутствует признак ЦК собственный (ЦК1) и отсутствует признак смежный (ЦК2), это означает начало цепочки и узел 8 первого полуадаптера устанавливает признак цепочки команд ТЦК, передает в узел 8 второго полуадаптера сигнал, по которому последний заносит из. регистра 4 первого полуадаптера код команды обмена в регистр 10 второго полуадаптера, затем выходит на связь с вторым каналом и передает ему байт состояния, в формате которого содержится команда. Вторая ЭВМ вводит ответственную команду, поступающую в регистр 4 второго полуадаптера. Узел

8 второго полуадаптера анализирует признаки ЦК обоих полуадаптеров. Наличие ЦК1 и 2 означает начало цепочки команд во втором полуадаптере и узел 8 устанавливает признак цепочки команд ТЦК. При сравнении кодов команд 12 начинается передача данных через буферный регистр t1 между двумя каналами.

После завершения передачи данных оба канала вводят следующие команды цепочки. Узлы 8 анализируют признак

ТЦК и, в случае его наличия.не передает в подключенные каналы байтов состояний, содержащих коды команд, а дожидаются согласованной команды в смежном полуадаптере. После получения согласованной команды выполняется процедура передачи данных. В конце выполнения каждой команды узлы 8 ана лизируют признаки ЦК в регистрах 4 собственных полуадаптеров, и в случае их отсутствия, сбрасывают признак ТЦК.

Сброс ТЦК свидетельствует об окончании цепочки команд. В дальнейшем ада1509861

Возможный формат микрокоманды имеет следующий вид:

УПР

40 птер готов выполнять либо одиночные команды, либо цепочки команд.

Узел 8 может быть реализован в виде микропрограммного автомата, графалгоритм которого представлен на фиг.3.

Приведена часть алгоритма, описывающая выполнение команды "Запись . ОсI тальные части алгоритма выполняются айалогиВым образом и могут быть вы- 10 полнены как отдельные микропрограммы.

В графе (фиг.3) в кружках изображены адрес ячейки 23 постоянной памяти, в которой хранится микрокоманда, дугами изображены переходы в состояние, 15 названия сигналов над кружками означают, что сигналы формируются в этих состояниях, названия сигналов над дугами означают, что переход иэ одного состояния в другое происходит при на- 20 личии этого сигнала.

Узел 8 работает следующим образом.

В исходном состоянии регистр 24 об-.-. нулен и на адресных входах 23 постоянной памяти присутствует нулевой ад- 25 рес. После сброса сигнала начальной установки по каждому сигналу синхронизации на шине 25 производится анализ сигналов условий, поступающих на входы мультиплексоров 22, и пере- 30 ход .в очередное состояние. В каждом состоянии узла 8 на адресный вход 23 постоянной памяти подключается одна из входных шин узла. Выбор подключаемой шины производится в поле формата микрокоманды. где АИК вЂ” поле адреса следующей микрокоманды;

ANX — поле кода адреса подключаемого входа мультиплексора, УПР— поле выходных сигналов устройства управления.

Если на выходной шине присутствует входной сигнал )т.е. логическая

"1"), узел 8 переходит в состояние, в младшем разряде которого присутствует единица. Если на выборной шине отсутствует входной сигнал (т.е. присутствует логический "0"), автомат переходит в состояние, в младшем

1! 11 разряде которого присутствует 0

Например,-пусть поле адресов постоянной памяти 23 представляет комбинацию 0011, поле адреса входного мультиплексора 22 — 0101. Если на пятом входе мультиплексора 22 присутствует н и входной сигнал (т. е. логическая 1 переход осуществляется по адресу

00111, если входной сигнал отсутствует — по адресу 00110 ° Аналогично реализуется все остальные условные переходы.

Формула изобретения

Адаптер канал — канал по авт. св.

9 1112361, отличающийся тем, что с целью повышения пропускной способности при выполнении канальных программ, содержащих несколько команд, эа счет сокращения времени на передачу и анализ тактов состояния, выходы регистров команд первого и втого полуадаптеров подключены соответственно к седьмым входам узлов управления второго и первого полуадаптеров и восьмым входам узлов управления первого и второго полуадаптеров.

1509861 т,г-,1

ACP-А

Составителей Б.Резван

Техред А,Кравчук Корректор Н.Король

Редактор А.шандор

Заказ 5812/45 Тираж 668 Подписное

8LL„„.

БЫП4 Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101