Микропрограммное устройство управления
Изобретение относится к вычислительной технике и может быть использовано при построении устройств управления и управляющих автоматов. Целью изобретения является сокращение объема памяти микропрограмм за счет совмещения различных подпрограмм в одном блоке памяти. Устройство содержит блок 1 памяти, регистр 2 микрокоманд, регистр 3 адреса, регистр 4 настройки, блок 5 местного управления, мультиплексор 6, стековую память 7, с первой по четвертую группы элементов И 8-11, первую 12 и вторую 13 группы элементов ИЛИ, элемент И 14, с первого по четвертый элементы ИЛИ 15-18. Поставленная цель достигается тем, что в устройстве реализуется иерархически организованная сеть из 4 подавтоматов, реализуемых на основе одного L - функционального автомата. 1 з.п. ф-лы, 3 ил.
СОЮЗ СОВЕТСКИХ.
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (sp 4 G 06 F 9/22,\.
fi.!.", ч4" i! i 1" I ОЛИСАНИЕ ИЗОБРЕТЕНИЯ Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ! 2I С 25 29 С2 фи<1 I. ГОСУДАРСТВЕННЫЙ НОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР (21) 4313655/24-24 (22) 06. 10.87 (46) 23.09.89. Бюл. II 35 (72) В.Д. Козюминский и В.F.. Насимов (53) 681.3(088 .8) (56) Авторское свидетельство СССР II! 1062701, кл. G 06 F 9/22, 1983. Баранов С.И., Скляров В..А. Цифровые устройства на программируемых БИС с матричной структурой, М.: Радио и связь, 1986, 272 с., рис. 2.4. Авторское свидетельство СССР I!i 1339558, кл. G 06 F 9/00, 1986. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ (57). Изобретение относится к вычислительной технике и может быть использовано при построении устройств В „„SU„„1509889 А 1 управления и управляющих автоматов. Целью изобретения является сокращение объема памяти микропрограмм за счет совмещения различных подпрограмм в одном блоке памяти. Устройство содержит блок 1 памяти, регистр 2 микрокомаид, регистр 3 адреса, регистр 4 настройки, блок 5 местного управления, мультиплексор 6, стековую память 7, с первой по четвертую группы элементов И 8-11, первую 12 и вторую 13 группы элементов HJIH элемент И 14, с первого по четвертый элементы ИЛИ 15-18. Поставленная цель достигается тем, что в устройстве реализуется иерархически opr àнизованная сеть из 4 подавтоматон, реализуемых на осньве одного 1.-функ- ционального автомата, 1 s..п. ф-лы, 3 ил. 1509889 Изобретение относится к вычислительной технике и обеспечивает построение устройств микропрограммного управления. 5 Цель изобретения — сокращение объема памяти микропрограмм за счет совмещения различных подпрограмм в одном блоке памяти . На фиг. 1 представлена структур- 10 ная схема устройства; на фиг. 2 структурная схема блока местного управления, на фиг. 3 — пример микропрограммы. Устройство (фиг. 1) содержит блок 15 1 памяти, регистр 2 микрокоманд, регистр 3 адреса, регйстр 4 настройки, блок 5 местного управления, мультиплексор 6, стековую память .7, с первого по четвертую группы элементов 20 И 8-11, первую и вторую группы элементов ИЛИ 12 и 13, элемент И 14, с первого по четвертый элементы ! ИЛИ 15-18 вход 19 логических условий устройства, первый 20 и второй 21 выходы микроопераций устройства, вход 22 начальной установки устройства, первый 23 и второй 24 синхровходы. Блок 1 памяти имеет с первого по третий входы 25-27, выход 29 ко- 30 да подпрограмм, выход 28 кода микроопераций подпрограмм, выход 30 признака подпрограммы и выход 31 признака возврата. Стековая память имеет первые информационные входы 33 и выход 34, вторые информационные вход 35 и выход 36, входы 37 и 38 разрешения чтения и записи соответственно, Блок 5 местного управления содержит первый RS-триггер 39, второй 40 RS-триггер 40 и элемент ИЛИ 41, вход 42 начальной установки, синхровход 43, вход 44 задания режима управления, первый 45 и второй 46 выходы. Работу устройства рассмотрим на примере реализации алгоритма управления, описываемого микропрограммой (фиг. 3) . Структура данной микропрограммы (МП) путем разбиения на подпрограммы (микропрограммы) приведена к виду, обеспечивающему ее реализацию в предлагаемом устройстве., При этом MII имеет головную микропрограмму KI и микропрограммы МП MII различного уровня иерархии. Для простоты в микропрограммах МП показаны только начальные состояния Чо, конечные состояния „, состояния обращения Я, и состояния возврата О ° из МП) . Каждая микропрограмма MII реализуется в цифровом автомате некоторым полуавтоматом- А „. В текущий момент времени реализуемый в устройстве подавтомат А, (или микропрограмма управления МП;) определяется значением текущего кода настройки U в % регистре 3 адреса. Если МП модержит L МП „ (включая и головную микропрограмму), то разрядность кода настройки К = 11og -000, МП, U 001, ..., МП U 110. При этом головной МП (т.е. в данном примере МП ) необходимо назначать код настройки U, совпадающий с кодом исходного состояния регистра 3, устанавливаемым еугналом у, по входу ! начальной установки устройства (как правило, это соответствует нулевому коду) . В состоянии обращения (в подо автомате А, должен вырабатываться код настройки 0 подавтомата А> (этот код формируется на выходах 28 блока 1) и сигнал запроса у (формируется на выходе 31 блока 1). Одновременно в состоянии Цо на выходах о1 28 блока 1 могут формироваться выходные сигналы подавтомата А; в соответствии с микропрограммой управления MII;. В соответствии с этим, поскольку в МП (фиге,З) в сОстОянии осуществляется обращение к МП„, то в подавтомате А в этом состоянии на выходах 29 блока 1 формируется код U = 001, а на выходе 31 — сигУЗ ° В подавтомате А; каждому состоянию микропрограммы МП соответству3 ет некоторый двоичный код состояния регистра 2. В общем случае число состояний Pi микропрограмм МП,, I Ь может быть различным. В связи с этим разрядность регистра 2 рассчитывается как r = flog (max(P„))f. Из этого следует, что при разбиении микропрограммы общего алгоритма уп5 15 равления на блоки (микропрограммы), которйе в устройстве должны реализоваться .подавтоматами, необходимо стремиться к обеспечению равенства числа состояний P для всех подавто-! матов. Кодирование состояний (f.-разрядными двоичным кодом может быть произвольным. Накладываются ограничения. только на коды исходных состояний Яо подавтоматов и коды состояний возврата Q>., код состояния ((доль жен совпадать с кодом, устанавливаемым в регистре 2 по сигналу установки у (если по этому сигналу регистр 2 обнуляется, то для всех подавтоматов Я 00...0), код состояния воз1 врата Qb зависит от кода обращения Q, так как, если обращение к А 1 ь, о осуществляется из подавтомата А в состоянии Qb то возврат из подавтомата А в подавтомат А,.должен осу-! ществляться в, состоянии Q ° . Допускается, что Q =.Я, однако в этом о!, случае на каядое обращение к микропрограмме МП требуется дополнительн !й такт работы подавтомата, Если Я ф Ц, то дополнительный такт не требуется и нет потерь быстродействия, но возникает задача формирования кода состояния Ц . по коду со,, Ь1 стояния обращения Q„ Конструкция устроиства позволяет путем соответствующего подключения либо выходов 34 стековой памяти 7 к выходам элементов И группы 9, либо входов элементов ИЛИ 12 группы к выходам элементов И 9 группы, либо входов 38 стековой памяти 7 к выхо;. дам регистра 2 осуществлять элементарные преобразования кода состояния обращения Q I в код состояния возврата Qb . Н1зпример, возможно получение кода Q>> путем ци1а1ического сдвига кода состояния Яо . Тогда, . если, например, Q =01110, тр при циклическом сдвиге вправо 0> =00111. Таким образом, код состояния Я зависит от кода состояния Ц и коммутации входов/выходов элементов 9,12, регистра 2 и стековой памяти 7.. В конечпом состоянии Q„, L-1 подавтоматдв А наряду с выходными сигналами у на выходах 28 и 29 блока 1 формируется сигнал возврата у на выходе 32 блока 1. Блок 1 памяти устройства реализуо ет систему нулевых функций подавто09889 матов А,, i О, L-1, с учетом вход-.. ных сигналов настройки U . При этом ! мультиплексор б обеспечивает подключение на входы 25 блока 1 входных сигналов Х ° — Х, анализируемых в мнк1 ропрограмме MII и существенных, следовательно, для подавтомата А;. В начальное состояние схема устройства устанавливается по сигналу у на входе 22 устройства. По сигна- лу у в регистре 3 устанавливается код 000, что соответствует коду настройки U а в регистре состояний 2 =;код 00...0, что соответствует исходному состоянию ((. Кроме того, сигналом у, обнуляется регистр 5. Таким образом! сигналом у схема устройства подготовлена к реализации подавтомата А„, функционирование которого определяется микропрограм" мой MII о С приходом синхросигнала С! (при этом элемент И 14 по входу, подключенному к выходу элемента ИЛИ 18, является открытым) осуществляется переход подавтомата А в следующее состояние, определяемое выходными сигналами 30 блока 1. Период следования синхросигналов С! определяется исходя из обеспечения как устойчивого перехода подавтомата из одного состояния в другое, так и устойчивого функционирования объекта управления, на который поступают управ35 ляющ е сигналы у — о В состоянии Q;, подавтомата А происходит инициализация подавтомата А! (или обращения микропрограмме МП !)! при этом вырабатывается на выходах 28 блока 1 код U =001, а на выходе 31 блока 1 - сигнал y . Сигнал у разрешает запись кода U( в регистр 4 настройки и одновременно запрещает прохождение этих сигналов через группу элементов И 8 на выход устройства. Тем самым исключается влияние выходных сигналов 29 блока 1 при формировании кода настройки на объект управления. Так как сигнал 50 у поступает на $-вход триггера 39 блока 5 управления, то передним фронтом этого сигнала триггер 39 переводится в единичное состояние и с вы" хода 45 блока 5 снимается единичный 55 потенциал. Этим сигналом по входу 38 записи стековой памяти 7 разрешена .запись в стековой памяти 7 кода со о стояния Q, из регистра 2 по входам 1509889 32, а по входам 35 — кода настройки U. =000 из регистра 4 . Одновременно по цепи элементов ИЛИ 18 и И 14 блокируется прохождение очередного синхросигнала С на синхровход регистра 2 (тем самым блокируется возможный переход подавтомата А в другое состояние) . С приходом синхросигнала С, который поступает на синхровход 43 блока 5, осуществляется сдвиг (перезапись) содержимого триггера 39 в триггер 40. При этом по К-входу сигналом Cz триггер 39 обнуляется. Сигнал с.выхода 46 блока 5 осуществляет по цепи элемента ИЛИ l5 обнуление регистра состояний 2, по цепи элементов И 11 подключение выходов регистра 4 к информационным входам регистра 3, по цепи элемента И 17 разрешает перезапись кода настройки U из регистра 4 в регистр 3. В результате в регистр 3 записывается код настройки 0=001, Схема устройства готова к реализации подавтомата А (микропрограммы NII ). С при1 ходом очередного синхросигнала С> в триггер 40 записывается состояние "0" из триггера 39, в результате чего положительным потенциалом с вы30 хода элемента 18 разрешено прохождение синхросигналов С на синхровход ,регистра 2. В дальнейшем устройство I реализует подавтомат А, Аналогичным 1 образом в состоянии Q> подавтомата г А, осуществляется инициализация 35 подавтомата А, при этом на выходах 29 блока 1 формируется код U=010, Состояние ъ и код U--010 записываются в первую ячейку стековой памяти, а коды 0=000 и Q переписываются во о 40 о вторую ячейку стековой памяти. Число ячеек стековой памяти 7 кодов состояний и настроек возврата опреде" ляется глубиной. вложенности (или обращений) микропрограмм алгоритма 45 управления, Например, глубина обра1щений, а следовательно, и число ячеек узла памяти, для изображенной на фиг. 3 микропрограммы, равна трем. В конечном состоянии функциониро" 50 вания подавтомата Аг (в состоянии Q микропрограм1 1 KIz) на выходе г 32 блока 1 формируется сигнал возвра-. та yb. Этим сигналом информационные выходы 34 и 35 стековой памяти 7 под- 55 ключаются к информационным входам соответственно регистров 2 и 3. Этим же сигналом разрешается запись с выхода стековой памяти в регистры 2 и 3. Задним фронтом сигнала у осуЪ ществляется перезапись содержимого ячеек стековой памяти. Таким образом, 1 в регистр 2 записан код ОЪ подавто1 мата А,, а в регистр 3 — код U=001. В первую ячейку переписаны из второй . ячейки стековой памяти коды О„и U=OOO, В дальнейшем в устройстве реализуется подавтомат А,. Аналогично осуществляется возврат из подавтомата А в подавтомат А . Таким. образом, в устройстве реализуется иерархически организованная сеть из I. подавтоматов, технически реализуемых на основе одного Ь-функционального автомата. Формула и з о б р е т ения 1. Микропрограммное устройство управления, содержащее блок местного управления, регистр микрокоманд, блок памяти, регистр адреса, мультиплексор, первую группу элементов И, причем вход, логических условий устройства соединен с информационным входом мультиплексора, выход которого соединен с первым адресным входом блока памяти, выхбд кода микроопераций подпрограмм которого соединен с первым выходом микроопераций устройства, выход кода адреса регистра микрокоманд соединен с вторым адресным входом блока памяти, третий адресный вход которого соединен с выходом регистра адреса, о т л и ч аю щ е е с я тем, что, с целью сокращения объема памяти микропрограмм, она содержит стековую память, регистр настройки, с второго по четвертую группы элементов И, первую и вторую группы элементов ИЛИ, элемент И, с первого по третий элементы ИЛИ и элемент ИЛИ-НЕ, причем выход кода адреса регистра микрокоманд соединен с первым информационным входом стековой памяти, второй информационный вход которой соединен с управляющим входом мультиплексора и с выходом регистра адреса, вход начальной установки которого соединен с одноименным входом блока местного управления, с первым входом первого элемента ИЛИ и с .входом .начальной установки устройства, второй выход микроопераций которого образует выходы элементов И первой группы, первые входы которых соединены с выходами кода подпрограм-. мы блока памяти и информационными 1509889 входами регистра настройки, вход разрешения записи которого соединен с входом задания режима блока местного управления, с вторыми входами элементов И первой группы и с выходом признака подпрограммы блок памяти, выход кода адреса которого поразрядно соединен с первыми входами соответствующих элементов ИЛИ пер- 1О вой группы, вторые входы которых соединены с соответствующими выходами элементов И второй группы, первые входы которых соединены с соответ-. ствующими разрядами первого информационного выхода стековой памяти, разряды второго информационного выхода которой соединены с первыми входами соответствующих элементов И третьей группы, выходы которых соединены с первыми входами соответствующих элементов ИЛИ второй группы, выход которых соединен с соответствующими разрядами информационного входа регистра адреса, вторые входы элементов ИЛИ второй группы соединены с выходами соответствующих элементов И четвертой группы, первые входы которых соединены с соответствующими выходами регистра настройки, синхровход регистра микрокоманд соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом элемента И, первый вход которого соединен с первым синхровходом устройства, выход признака возврата из подпрограммы блока памяти соединен с вторыми входами второго элемента ИЛИ, элементов И второй и третьей Групп, первым входом третьего элемента ИЛИ и входом раз40 решения чтения стековой памяти, вход разрешения записи которой соединен с первым выходом блока местного управления и с первым входом четвертого элемента ИЛИ, второй выход блока местного управлений соединен с вторыми входами элементов И четвертой группы, первого, третьего и четвертого элементов ИЛИ, выход четвертого элемента ИЛИ соединен с вторым входом .элемента И, вход сброса регистра микрокоманд соединен с выходом первого элемента HJIH, выходы элементов ИЛИ первой группы соединеHbI с соответствую цими разрядами информационного входа регистра микрокоманд, второй синхровход устройства .соединен с синхровходом блока I местного управления, выход третьего элемента ИЛИ соединен с синхровходом регистра адреса. 2 . Устронство 11o Il 1 ч а ю щ е е с я тем, что блок местного управления содержит первый и второй RS-триггеры и элемент KIH„ причем вход задания режима блока соединен с S-входом первого триггера, первый вход элемента ИЛИ соединен с R- âõîäîì второго RS-триггера и с входом начальной установки блока, синхровход которого соединен с вторым входом элемента ИЛИ и синхровходом второго RS — триггера, прямой выход первого RS-триггера соединен с S-входом второго триггера и первым выходом блока, второй выход которого соединен с прямым выходом второго RS-триггера, R-вход которого соединен с инверсным выходом первого RS-триггера. 1509889 Составитель В. Криворучко Техред А. Кравчук Корректор М.Васильева Редактор О. Головач Заказ 5813/46 Тираж 668 Подпнсное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Хосква, Ж-35, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. ужгород, ул. Гагарина, 101
