Устройство коррекции строчной развертки

 

Изобретение относится к технике телевидения. Цель изобретения - снижение потребляемой мощности и расширение функциональных возможностей за счет подстройки формы отклоняющего тока по каждой строке растра. В устройство для достижения цели введены мультиплексор 3, блок 5 подстройки, согласующий блок 6, Т-триггер 10, аналоговый коммутатор 11, инвертор 12. Работа устройства основана на реализации принципа, обеспечивающего сохранение емкости памяти. Вся площадь экрана делится на две одинаковые части: верхнюю и нижнюю. В память заносится информация о форме кривых напряжения развертки только для половины строк, а затем осуществляется их повторный выбор, но в обратном порядке. Поскольку напряжения развертки соседних строк незначительно отличаются друг от друга, для них выбирается код одной и той же формы напряжения развертки, поэтому несколько соседних строк объединяются в группы. 2 з.п. ф-лы, 1 ил.

союз советсних социАлистических

РЕСПУБЛИК

„.80„„1515395

А1 (51)4 Н 04 N 3/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ по изоБРетекиям и откРытиям

ПРИ fKHT СССР (21) 4352418/24-09 (22) 29. 12. 87 (46) 15. 10.89. Бюл. У 38 (71) Научно-исследовательский институт автоматики и электромеханики при

Томском институте автоматизированных систем управления и радиоэлектроники (72) В.А.Бондарь и А.В.Натоптаный (53) 621.397 (088.8) (56) Заявка Японии Ф 59-104863, кл. Н 04 N 3/16, 1984.

Авторское свидетельство СССР

У 1234998, кл. Н 04 N 3/16, 1985. (54) УСТРОЙСТВО КОРРЕКЦИИ СТРОЧНОЙ

РАЗВЕРТКИ (57) Изобретение относится к технике телевидения. Цель изобретения — снижение потребляемой мощности и расширение функциональных возможностей за счет подстройки формы отклоняюще2 го тока по каждой строке растра. В устр-во для достижения цели введены мультиплексор 3, блок 5 подстройки, согласующий блок 6, Т-триггер 10, аналоговый коммутатор 11, инвертор

12. Работа устр-ва основана на реализации принципа, обеспечивающего сохранение емкости памяти. Вся площадь экрана делится на две одинаковые части: верхнюю и нижнюю. В память заносится информация о форме кривых напряжения развертки только для половины строк, а затем осуществляется их повторный выбор, но в обратном порядке. Поскольку напряжения развертки соседних строк незначительно отличаются одно от другого, для них выбирается код одной и той же формы напряжения развертки, поэтому несколько соседних строк объединяются в группы. 2 з.п. ф-лы, 1 ил.

I 515395 разом.

1 абата устройства коррекции строчной развертки основана на реализации следующего принципа, обеспечивающего сохранение емкости памяти. Суть его состоит в том, что вся площадь экрана делится на две одинаковые части: верхнюю и нижнюю. Полагая, что форма развертывающего напряжения изменяется симметрично (или почти симметрично) относительна середины экрана, в память заносится информация о форме кривых напряжения развертки только для половины строк, а затем осущест50

Изобретение относится к технике телевидения и может быть использовано в генераторах строчной развертки улучшенного качества, а также в системах управления электронными и ионными технологическими установками.

Цель изобретения — снижение потребляемой мощности и расширение функциональных возможностей за счет подстройки формы отклоняющего тока IIQ каждой строке растра °

На чертеже приведена структурная электрическая схема устройства коррекции строчной развертки. 15

Устройство содержит блок 1 фармирав,lпп, i,p 3.,!, блок 2 памяти, мульт3п3лс ко ар 3, цнфраа алаговый 33pco6pQ зоватc,".."i, блок 5 подстройки, согласу.м, п uJIQIc 6, 33Liкадвай ключевой каскад 20 согласуюпц:. трансформатор 8, источник 9 питан3п3, f-триггер 10, аналоговый коммутатор I1 и инвертар 12.

Блок 1 фор.п3рования адреса содерж33т источник 13 кадровых синхраимпуль 25 сав, тактовый генератор 14, адресный счетчик 15, счетчик 16 импульсов, первый 17, второй 18 и третий 19 элементы И, 1! :-триггер 20, реверсивный счетчик 1 и источник 22 строчных спнхро- 30 ..в;пульсов . .пак 5 подстройки содержит первь3й

23 и второй 24 цифровые компараторь3, элемент И 25, формирователь 26 импульсов, блок 27 оперативной памяти и блок 28 управления, который состоит из четырех кодовых переключателей 29—

32.

Согласующий блок 6 содержит диодный выпрямительный мост 33 и развязы- 40 вающий трансформатор 34.

К выходу согласующего трансформатора 8 может подключаться корректирующая отклоняющая система 35.

Устройство работает следующим об- 45, вляется их повторный выбор, но в обратном порядке. Кроме того, поскольку напряжения развертки соседних строк незначительно отличаются одно от другого, для них выбирается код одной и тай же формы напряжения развертки, поэтому несколько соседних строк объединятся в группы. В зависимости от требуемого значения коэффициента неравномерности луча К ц выбирается определенное количества строк k c одинаковой формой корректирующего напряжения развертки. Чем меньше требования к качеству изображения, т.е. чем больше коэффициент неравномерности 1

В блоке 1 адресный3 счетчик 15 и реверсиввый счетик 21 формируют саответствен33а младш3.е и старшие адресные разряды. Строчные синхраимпульсы с 33ыхода источника 22 посту3 пают на первый вход обнуления адрес-, ного счетчика 15. Кадровые синхраимпульсы, поступающие с выхода источника 13, подготавливают устройства к работе и переводят IK-триггер. 20 в состояние, соответствующе= лог. "1" на его прямом выходе. В течение прямого хода первой строки па мере поступления тактовых импульсов с генератора 14 тактовых импульсов на выходах адресного счетчика 15 формируется нарастающий код в младших разрядах.

Коэффициент пересчета счетчика 16 задает определенное число повторов для одинаковых форм соседних строк. Импульсы с выхода счетчика 16 подаются на входы элементов И 17 и 19. Так как на прямом выходе IK-триггера 20 имеется лаг. "1", установленная кадровым импульсом, то работает элемент

И 17, и импульсы с ега выхода подаются на вход прямого счета ("+1") реверсивного счетчика 21, Коэффициент пересчета последнего определяется отношением числа строк в половине кадра (полукадра) к числу повторяющихся соседних строк. В данном случае

1<=312/3=104, т.е. он должен считать, например, ат 0 да 52 в прямом направ1515395 ленин и от 52 до 0 в обратном. Бо время заполнения до необходимого числа на его выходе появляется сигнал, устанавливающий IK-триггер 20 через элемент И 18 в противоположное сос5 тояние. При этом на инверсном выходе появляется лог ° "1", разрешающая прохождение импульса со счетчика 16 через элемент И 19 теперь уже на вход 10 обратного счета ("-1") реверсивного счетчика 21. Таким образом, сначала на выходе реверсивного счетчика 21 формчруются адреса строк для первой половины полукадра, а. атем те же ад-15 реса, но в обратном порядке для второй половины экрана, чем достигается экономия емкости памяти, связанная с симметрией растра (экрана) . По окончании обратного счета сигнал с выхода "0" иостуиа т на I-вход IK-триггера 20, вследствие чего осуществляется переключение- в противоположные состояния так, что сигналы с выхода счетчика 16 вновь подаются на вход прямо- 25 го счета реверсивного счетчика 21. С этого времени начинается формирование второго полукадра (в режиме «ересстроччой развертки) и т.д. Таким образом, на адресных входах блока 2 и 30 оперативного блока 27 формируются адреса тактовых интервалов и адреса строк, Для того, чтобы можно было за-писать в нужный нам тактовый интервал определенной строки необходимую информацию о корректирующем воздействии, в блоке 5 подстройки использован блок 28 управления, состоящий из кодовых переключателей 29 — 32. Цифро,вые компараторы 23 и 24 сравнивают . 40 коды кодовьгх переключателей 28 и 29 с кодами адресного счетчика 15 и реверсивного счетчика 21 соответственно, которые определяют адрес тактового интервала и номер строки. При сов- 45 падении выходных импульсов с цифровых компараторов 23 и 24 элемент И 25 по,дает сигнал на формирователь 26, который управляет оперативным блоком

27 памяти. Меняя коды в блоке 28, можно записать любую форму корректирующего напряжения, которое после преобразования в цифроаналоговом преобразователе 4 поступает на развязывающий трансформатор 34 согласующего блока 6. Диодный выпрямительный мост

33 выпрямляет сигнал коррекций и подает его на вход выходного ключевого каскада 7, коммутируемого инвертором

12, где он суммируется с напряжением источника 9, подключенного через согласуюший трансформатор 8.

Биполярный сигнал получают путем коммутации опорного напряжения аналоговым коммутатором 11, управляемым

Т-триггером 10. Мультиплексор 3 обеспечивает коммутацию кодов от блока

2 или от оперативного блока 27, а корректирующий сигнал воздействует на корректирующую отклоняющую систему 35, Формула и з о б р е т е н и я

1. Устройство для коррекции строчнои развертки, содержащее цифроаналоговый преобразователь, последовательно соединенные источник питания, согласующий трансформатор и выходной ключевой каскад, последовательно соединенные блок формирования адреса и блок памяти, причем блок формирования адреса содержит последовательно соединенные источник кадровых синхроимпульсов, счетчик импульсов, первый элемент И и реверсивный счетчик, а также последовательно соединенные источник строчных синхроимпульсов, тактовый генератор, адресный счетчик, второй элемент И, IK-триггер и третий элемент И, выход которого подключен к вычитающему входу реверсивного счетчика, установочный вход которого соединен с установочными входами адресного счетчика и IK-триггера и с выходом источника кадровых синхроимпульсов, выход займа реверсивного счетчика подключен к I-.âõîду IK-триггера, второй выход которого подключен к второму входу первого элемента И, второй вход третьего элемента И соединен с выходом счетчика импульсов, счетный вход которого соединен с выходом источника строчHbIx синхроимпульсов и с входом сброса адресного счетчика, выход которого объединен с выходом реверсивного счетчика и является первым выходом блока формирования адреса, вторым выходом которого является выход источника строчных синхроимпульсов, отличающееся тем, что, с целью снижения потребляемой мощности и расширения функциональных возможностей за счет подстройки отклоняющего тока по каждой строке растра, в него введен блок

1515395

3. Устройство по п. 1, о т л и ч аю щ е е с я тем, что согласующий блок содержит последовательно соединенные развяэывающий трансформатор и диодный выпрямительный мост, первый и второй выходы которого являются соответственно первым и вторым выходами согласующего блока, входом которого являются выводы первичной обмотки

h азвязывающего трансформатора.

Составитель А.Прозоровский

Техреду.Олийнык Корректор T.Ïääöé

Редактор М.Петрова

Заказ 6297/58 Тираж 626 Подписное

ВНИИПИ Государственного комитета IIQ изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101 подстройки, мультиплексор, инвертор, согласующий блок, Т-триггер и аналоговый коммутатор, причем Т-триггер и . налоговый коммутатор включены по5 следовательно между выходом блока формирования адреса и входом опорного напряжения цифроаналогового преобразователя, информационный вход которого соединен с выходом мультиплексора, первый и второй информационные входы которого соединены соответственно с выходом блока памяти и с первым выходом блока подстройки, второй выход которого подключен к уп- 15 равляющему входу мультиплексора, вход блока подстройки соединен с первым выходом блока формирования адреса, выход цифроаналогового преобразователя подключен к входу согласующего 20 блока, первый и второй выходы которого подключены соответственно к входу выходного ключевого каскада и к второму выводу источника питания, который соединен с общей шиной, а ин- 25 вертор включен между вторым выходом блока формирования адреса и управляющим входом выходного ключевого каскада.

2. Устройство по п.1, о т л и ч а- 30 ю щ е е с я тем, что блок подстройки содержит последовательно соединенные блок управления, первый цифровой компаратор, элемент И, формирователь импульсов и оперативный блок памяти, выход которого является первым выходом блока подстройки, вторым выходом которого является второй выход блока управления, третий и четвертый выходы которого подключены соответственно к информационному входу оперативного блока памяти и к первому входу второго цифрового компаратора. выход которого подключен к второму входу элемента И, а вторые входы первого и второго цифровых компараторов объединены с адресным входом оперативного блока памяти и являются входом блока подстройки.