Вычислительное устройство

 

Цель изобретения - расширение функциональных возможностей за счет анализа возможности определения и получения обратных логических функций. Устройство содержит генератор импульсов, первый регистр, первую группу элементов И, блока задания функций и счетчик. В него дополнительно введены второй регистр, дешифратор, вторая и третья группы элементов И, коммутатор, схема сравнения, первый и второй элементы И, три элемента НЕ и два триггера.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1517021 А1 (51) 4 С 06 F 7/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 3974281/24 (22) 10. 11 . 85 (46) 23. 10.89. Бюл. 11р 39 (71) Харьковский авиационный институт им. Н.Е,Жуковского (72) В.А.Дергачев, С.A.Ãóáêà, В.А. Балалаев и А.А.Жалило (53). 681.3 (088.8) (56) Авторское свидетельство СССР

У 840882, кл. G 06 F 7/00, 1979.

Авторское свидетельство СССР

Р 589610, кл . G 06 F 7/544, 1975. (54)(57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее генератор импульсов, первый регистр, первую группу элементов

И, блок задания функций и счетчик, причем выходы первого регистра соединены с первыми входами элементов И первой группы, о т л и ч а ю щ е ес я тем, что, с целью расширения функциональных воэможностей эа счет анализа возможности определения и получения обратных логических функций, оно содержит второй регистр, дешифратор, вторую и третью группы элементов И, коммутатор, схему сравнения, первый и второй элементы И, три элемента HE и два триггера, причем вход сброса устройства соединен с входами обнуления счетчика, первого и второго регистров, первого и второго триггеров, вход запуска устройства соединен с входом генератора импульсов, выход которого соединен с первым входом первого элемента И, выход которого связан со счетным входом счетчи— ка, выход переполнения которого сое2 динен с входом первого триггера, выход которого соединен с выходом признака возможности восстановления функции устройства и входом первого элемента НЕ, выход которого связан с вторым входом первого элемента И, третий вход которого соединен с выходом второго элемента НЕ, вход которого соединен с выходом признака невозможности восстановления функции устройства и выходом второго триггера, вход которого связан с вь1ходом схемы сравнения, первая и вторая группы входов которой соединены с выходами первого и второго регистров соответственно., управляющие входы ко- а торых соединены с входом разрешения

9 записи устройства, а ииформапиоииие (/) входы первого и второго регистров соединены с выходами элементов И второй и третьей групп соответственно,первые группы входов которых соединены с выходами дешифратора, входы которого соединены с выхо- д дами блока задания функций, входы которого соединены с выходами счетчика и входами коммутатора, выход которого связан с вторыми входами элементов И второй группы и входом третье0

ro элемента НЕ, выход которого соединен с вторыми входами элементов И третьей группы, выход первого триггера соединен с первым входом второго элемента И, второй вход которого сое- с динен с выходом второго элемента НЕ, а выход второго элемента И вЂ” с вторыми входами элементов И первой группы, выходы которых являются выходами результата устройства.

151 7021!

0 !

25

55!

1эо бретение относится к автоматике и вычислительной технике и предназначено для определения обратных логических (булевых) функций при проек тиров анин систем ав томатизированного проектирования технических средств контроля, при решении логикс-комбинаторным задач, для реализации макрокоманды определения обратных булевых функций в специализированных процессо рах.

Цель изобретения — расширение функциональных возможностей устройства за счет анализа возможности опрее деления и получения обратных логических функ ц п1.

Н» фиг.! приведена структурная схема вычислительного устройства; на фпг.2 — структурная схема группы эле— ментов !1; на фиг.3 — структурная схема блока сравнения; на фиг. 4 — структурная схема двоичного счетчика; на фиг.5 — структурная схема регистра; па фиг . 6 — схема коммутатора.

Устройство содержит вход 1 сброса, в::од 2 запуска, вход 3 разрешения запис 1, выходы 4 результата, генератор

5 импульсов, группы элементов И 6-8, схеь;у 9 сравнения, двоичный счетчик

10, регистры 11 и 12, коммутатор 13, блок 14 задания функций, дешифратор

15, выходы 16 дешифратора, триггеры

17 H 18, индикаторы 19 и 20, элементы НЕ 21-23, элементы И 24 и 25, выходы 26 двоичного счетчика, выход 27 переполнения двоичного счетчика, группы входов 28 и 29 блока сравнения, группу из двух элементов И 30, входы 3! группы элементов И, выходы

32 группы элементов И, управляющий вход 33 группы элементов И, группу д из 2 элементов И 34, элемент ИЛИ 35, вьэ:од 36 схемы сравнения, счетный вход 37 двоичного счетчика, группу м из (и+1) триггеров 38, группу из 2 м элементов И 39, группу из 2 триггеров,Q входы 41 регистра, выходы 42 регистра и выход 43 коммутатора.

7!усть имеется И логических функций oò п переменных F,(Õ „,..., Х„),,(,..., Х„),..., Г (Х„,..., Х ). цогическая функция H(F,, F,..., F )

1 аэывается обратной логической функт; цией, если H(F „, Г,,..., F ) — Х

ЪОбраткчзе логические функции используются при решении целого класса ! логика-комбипаторных задач, например при проектировании средств аппаратного контроля комбинационных схем.

В статическом состоянии питание на устройство не подается и выходные сигналы о т сутст вуют .

В динамическом состоянии устройство работает следующим образом.

На вход 1 сброса подается импульс, приводящий двоичный счетчик 10, регистры 11 и !2 и триггеры 17 и 18 в нулевое состояние. Коммутатор устанавливается в 1 тое положение, соответствующее проверке существования обратной логической функции, восстанавливающей переменную Х . На вход 3 разрешения записи подается сигнал

"1", разрешающий запись информации, .на вход 2 записи — сигнал "2", включающий генератор 5 импульсов. Так как состояние триггеров 17 и 18 равно "О", то элемент И 24 открыт и импульсы с выхода генератора 5 поступают через элемент И 24 на счетный вход двоичного счетчика 10, увеличивая его содержимое. Сигналы с выхода двоичного счетчика (n-разрядное двоичное слово) поступают на входы блока 14 задания функций и на входы коммутатора 13.

Коммутатор 13, находять в 1 том положении, выделяет значение i-го разряда двоичного слова на выходе двоичного счетчика. В зависимости от значения сигналов на выходах двоичного счетчика 10 на выходах блока 14 задания функции (это может быть любой дискретный автомат без памяти, выполненный на интегральных микросхемах или других элементах, имеющий и входов и M выходов, для которого необходимо проанализировать возможность построения схемы аппаратного контроля методом восстановления входных переменных) формируется соответ-. ствующее M-разрядное двоичное слово, которое преобразуется дешифратором

15 в 2 -разрядный унитарный код, поступающий по шине 16 на входы групп элементов И 6 и 7. Если значение сигнала на выходе коммутатора 13 равно "!", то сигналы с выходов группы элементов И 7 записываются (точнее накладываются на результат, хранящийся в регистре) в регистр 12, а если

"О", то — в регистр 11. Регистры 11 и 12 предназначены для хранения промежуточной информации. Особенностью работы этих регистров является то, 151 7021 что стирание информации производится только перед началом работы и каждая новая информация накладывается на ранее записанную. Каждому двоичному слову, хранящемуся в регистрах 11 и

12, соответствуют некоторые двоичные векторы, которые поступают на входы схемы 9 сравнения, где осуществляется проверка их ортогональности. Два век- !ð тора ортогональны, если не имеют значений "1" в одинаковых разрядах. Если в каком-то такте обнаружена неортогональность сравниваемых векторов, то на выходе схемы 9 сравнения формируется сигнал "1, переводящий триггер

17 в состояние "1". При этом через элемент НЕ 23 на вход элемента И 24 поступает сигнал "0" и работа устройства прекращается, так как импульсы 20 с выхода генератора 5 импульсов не проходят на счетный вход двоичного счетчика 10. Одновременно индикатор

20 информирует о том, что в процессе вычисления обнаружено, что восста- 25 новить переменную Х; нельзя. Если все формируемые векторы ортогональны, r то по окончании 2 тактов на выходе

27 двоичного счетчика формируется сигнал "1", приводящий триггер 18 в 30 состояние "1". При этом сигнал "1" поступает через элемент HE 21 на вход элемента И 24 и закрывает его, импульсы с выхода генератора 5 импульсов не проходят на счетный вход двоичного счетчика 10; открывается элемент И 25 и на его выходе появляется сигнал "1", открывающий группу элементов И 8, и на выходы 4 результата проходит содержимое регистра 12; 40 индикатор 19 информирует о том, что восстановить i-тую входную переменную можно и необходимая для этого логическая функция в виде таблицы истинности сформирована на выходах 4 45 результата (значение сигнала на j -м наборе соответствует значению (j +1)— го разряда выходов 4 результата, j

= 0,2" — 1) .

Таким образом, в результате работы устройства множество выходных слов значений сигналов на выходах блока задания функций) разбивается на два подмножества в зависимости от номера рассматриваемой переменной. Если два этих множества ортогональны, то восстановить переменную можно.

Процесс проверки повторяется для всех положений коммутатора, при этом повторяется указанная подача сигналов на входы 1-3.

Исходные данные, описывающие блок задания функций при п = 3, 11 = 3, приведены в табл. 1. Значения сигналов на выходах элементов схемы для различных тактов и различных положений коммутатора приведены в табл. 2.

Анализ полученных результатов показывает, что можно восстановить переменные Х, и Х

Таким образом, предложенное устройство позволяет решить задачу определения возможности восстановления входных переменных и соответствующих обратных логических функций, автоматизировать процесс проектирования схем аппаратного контроля, сократить время проектирования и повысить достоверность получаемой информации.

Таблица1

Входные наборы

Выходные cHI HBJIbt

Х, Х Х, У1 У, У

0 0 0 0 1 0

0 О 1 1 1 0

0 1 0 0 0 О

0 1 1 1 1 О

1 0 0 О О 1

1 0 1 1 0

1 1 0 1 О О

1 1 1 О 1 1

1517021

Таблица 2

Выход двоичного счет чика 10

Номер такта

Положение коммутатора

Номер восста» новленной переменной

Содержимое регистра

12!

7 18

1 000

2 001

3 010

4 011

5 100

6 101

7 110

8 111

1 000

2 001

3 010

4 Oll

1 000

2 001

3 010

4 011

5 100

6 101

7 110

8 111

00100010 ! 0100010

1 0100010

00!00000

O0l 00010

11101000

010011 00

0101!100

l0000000

1 000001 0

00010110

Сигнал на выходе триггера

0

0

0

1

0

0

0

0

0

15! 702!

151 7021