Устройство для сдвига

 

Устройство содержит регистр исходных данных, два счетчика, группу мультиплексоров, элемент И - ИЛИ, дешифратор, регистр сдвига и узел запуска, содержащий четыре триггера, первый элемент НЕ, два элемента И - ИЛИ и три элемента И. Устройство дополнительно содержит коммутатор, элемент задержки, триггер, группу элементов И - ИЛИ, узел стробирующих сигналов и режимов, содержащий шесть элементов ИЛИ, три элемента И и два элемента задержки, узел анализа переполнения, содержащий две схемы сравнения, элемент И - ИЛИ, элемент И и триггер, узел компоновки сдвиговых регистров, содержащий группу элементов И, группу элементов И - ИЛИ, элемент НЕ, элемент НЕ, элемент И и источник логического нуля, а узел запуска дополнительно содержит третий элемент И - ИЛИ, второй и третий элементы НЕ.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1504651

А1 (51) 4 G 06 F 7/38

81 .ЕкмЗМ

Q -";1;Л I „lk|/) çÑ1:И

Б> Бй1 ° 1О E й

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

И (:

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 3976134/24-24 (22) 18 ° 11.85 (46) 30.08.89. Бюл. ¹ 32 (72) А.П. Запольский, А.И. Подгорнов „

Р.С. Иойса и H.Ï. Орлова (53) 681.325(088.8) (56) Авторское свидетельство СССР № 723570, кл. G 06 F 7/38, 1978, Авторское свидетельство СССР № 949719, кл. С 06 F 7/38, 1981. (54)(57)УСТРОЙСТВО ДЛЯ СДВИГА, содержащее регистр исходных данных, два счетчика, группу мультиплексоров, элемент И-ИЛИ, дешифратор, регистр сдвига и узел запуска, содержащий четыре триггера, первый элемент НЕ, два элемента И-ИЛИ и три элемента И, причем информационный вход устройства соединен с первыми информационными входами мультиплексоров, группы, первый выход дешифратора соединен с первым входом первой группы элемента

И-ИЛИ, выход регистра сдвига соединен с вторыми информационными входами мультиплексоров группы, выходы которых соединены с установочными входами разрядов регистра сдвига, информационный вход устройства соединен с информационным входом регистра исходных данных, вход разрешения приема которого соединен с входом разрешения занесения команды устройства, причем в узле запуска выход первого элемента И-ИЛИ соединен с входом разрешения приема первого триггера, выход второго триггера соединен с первым входом первого элемента И, выход второго элемента И-ИЛИ соединен с вхо,дом разрешения приема третьего триггера, выход первого элемента НЕ соединен с первыми входами первой груп-!

2 пы первого и второго элементов И-ИЛИ, о тли ающееся тем, что, с целью повышения быстродействия, оно содержит коммутатор, элемент задержки, триггер, группу элементов И-ИЛИ, узел стробирующих сигналов и режимов, содержащий шесть элементов ИЛИ, три элемента И и два элемента задержки, узел анализа переполнения, содержащий две.схемы сравнения, элемент

И-ИЛИ, элемент И и триггер, узел компоновки сдвиговых регистров, содержащий группу элементов И,, группу элементов И-ИЛИ, элемент FIE, элемент И и источник логического нуля, а узел запуска дополнительно содержит третий элемент И-ИЛИ, второй и третий элементы НЕ, причем выход регистра исходных данных соединен с входом дешифратора и с информационным входом коммутатора, выход которого соединен с информационными входами первого и, второго счетчиков, входы разрешения !.. ,приема которых соединены через эле мент задержки с входом разрешения занесения .команды устройства, тактовый вход которого соединен с входом первого элемента НЕ узла запуска, с первым входом первого элемента И узла стробирующих сигналов и режимов и с первым входом элемента И узла анализа переполнения, первые входы первого элемента ИЛИ и второго элемента И узла стробирующих сигналов и режимов соединены соответственно с выходами первого элемента И и четвертого триг-. гера узла запуска, второй вход первой группы .второго элемента И-ИЛИ которого соединены с выходом второго счет чика и со вторым входом первой груп,пы элемента И-ИЛИ, первый вход вто3 150465 рой группы которого соединен с первым входом второй группы второго элемента И-ИЛИ узла запуска и с первыми входами первых групп элементов И-ИЛИ

5 группы, вторые входы первых групп и первые входы вторых групп которых соединены с выходами разрядов регистра сдвига с первыми входами гервых групп элементов И-ИЛИ группы узла компонов- 1О ки сдвиговых регистров и с первыми входами элементов И группы узла компоновки сдвиговых регистров, с первыми входами первой и второй схем сравнения узла анализа переполнения, информационный вход устройства и вход разрешения занесения данных устройства соединены соответственно с информационным входом и входом разрешения приема триггера, выход которого со- 2р единен с первым входом элемента И узла компоновки сдвиговых регистров и со вторыми входами первой и второй схем сравнения узла анализа переполнения, нулевой вход триггера которо- 25 го соединен с входом элемента задержки, выход триггера узла анализа переполнения является выходом переполнения устройства, информационный выход которого соединен с выходами элемен- gp тов И-ИЛИ группы, второй вход элемента И узла анализа переполнения соединен с вторым выходом дешифратора, третий и четвертый выходы которого соединены соответственно со вторым входом первого элемента ИЛИ и с первым входом второго элемента ИЛИ узла стробирующих сигналов и режимов, третий вход первого элемента ИЛИ которого соединен с вторыми входами второй 40 группы элементов И-ИЛИ группы, с управляющим входом коммутатора, с первым входом второй группы элемента

И-ИЛИ, с первыми входами первой и . второй группы, третьего элемента И-ИЛ узла запуска и с пятым выходом цешиф" ! ратора, шестой выход которого соединен с вторым входом элемента И узла компоновки сдвиговых регистров, выходы элемента И, элементов И-ИЛИ группы, элементов И группы и источника логического нуля которого соединены с информационным входом регистра сдвига, тактовый вход, первый и второй входы задания режима которого соединены соответственно с выходами третьего элемента ИЛИ, первого и второго элементов задержки узла стробирующих сигналов и режимов, второй

1 4 вход второго элемента ИЛИ которого соединен с первым входом второй группы первого элемента И-ИЛИ узла запуска и с входом разрешения занесения данных устройства, выход окончания сдвигов которого соединен со вторым входом второй группы третьего элемента И-ИЛИ узла запуска и с выходом элемента И-ИЛИ, третий вход первой группы и второй вход второй группы которого объединены и подключены к выходу первого счетчика и к второму входу первой группы первого элемента И-ИЛИ узла запуска, выход первого триггера которого соединен с первым входом третьего элемента И узла стробирующих сигналов и режимов, с входом элемента HE узла компоновки сдвиговых регистров и с первым входом первой группы элемента И-ИЛИ узла анализа переполнения, первый вход второй группы которого соединен с выходом третьего триггера узла запуска и с вторым входом первого элемента И узла стробирующих сигналов и режимов, выходы четвертого элемента ИЛИ и первого элемента И которого соединены соответственно со счетными входами первого и второго счетчиков, первый и второй. управляющие входы мультиплексоров группы соединены соответственно с выходами пятого и шестого элементов ИЛИ узла стробирующих сиг налов и режимов, первые входы которых объединены и подключены к второму входу второй группы первого элемента

И-ИЛИ узла запуска, причем в узле запуска выход первого элемента klE соединен с третьим входом второй группы третьего элемента И-ИЛИ, выход которого соединен с входом разрешения приема четвертого триггера, информационный вход которого соединен с вторым входом первой группы третьего элемента И-ИЛИ, с вторым входом второй группы второго элемента И-ИЛИ и с первым входом второй группы первого элемента И-ИЛИ, выход которого соединен с входом разрешения приема первого триггера, выход которого соединен с третьим входом первой группы первого элемента И-ИЛИ и с первым входом второго элемента И, выход которого соединен с единичным входом второго триггера, вход разрешения приема которого соединен с выходом перврго элемента И и с входом третьей группы второго элемента И-ИЛИ, 5 150465 третий вход первой группы которого соединен с выходом третьего триггера, информационный вход которого через второй элемент HF соединен со вторым входом первой группы. второго

5 элемента И-ИЛИ, третий вход второй группы которого .соединен со вторым входом второго элемента И, с вторым входом первой группы первого элемента И-ИЛИ, с информационным входом второго триггера и с входом третьего элемента HE выход которого соединен с информационным входом первого триггера и с первым входом третьего элемента И, выход и второй вход которого соединены соответственно с вторым входом второй группы первого элемента И-ИЛИ и с первым входом второй группы второго элемента И-ИЛИ, вход 2р первого элемента НЕ соединен со вторым входом первого элемента И, причем в узле стробирующих сигналов и режимов первый вход первого элемента ИЛИ соединен с третьим входом второго эле- 25 мента.ИЛИ, с первым входом третьего элемента ИЛИ и со вторым входом пятого элемента ИЛИ, третий вход первого элемента ИЛИ соединен с вторым входом шестого элемента ИЛИ, второй вход вто-30 рого элемента ИЛИ соединен с четвертым входом первого элемента ИЛИ и с вторым входом третьего элемента ИЛИ, 1 6 третий вход которого соединен с выходом первого элемента И, первый вход которого соединен с вторыми входами второго и третьего элементов И, выход второго элемента И соединен с первым входом четвертого элемента ИЛИ и с четвертым входом третьег о элемен. а

ИЛИ, пятый вход которого соединен с вторым входом четвертого элемента ИЛИ и с выходом третьего элемента И, выходы первого и второго элементов ИЛИ соединены соответственно с входами первого и второго элементов задержки, причем в узле анализа переполнения выходы первой и второй схем сравнения соединены соответственно с вто1 |ми входами второй и первой групп элемента И-ИЛИ, выход которого соединен с третьим входом элемента И, выход которого соединен с единичным входом триггера, причем в узле компоновки сдиговых регистров выход элемента HE соединен с вторыми входами первой группы элементов И-ИЛИ группы, с вторыми вхо дами элементов И группы, первый вход элемента И соединен с первыми входами второй группы элементов И-ИЛИ группы,. вторые входы второй группы которых соединены со входом элемента НЕ, второй вход элемента И соеди- нен с третьими входами первой и второй группы элементов И-ИЛИ группы.

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах электронных вычислительных машин средней производительности.

Цель изобретения — повышение быстродействия.

На фиг. 1 изображена схема устрой- 45 ства для сдвига; на фиг, 2 — схема узла запуска; на фиг. 3 — схема узла стробирующих сигналов и режимов; на фиг. 4 — схема узла анализа переполнения; на фиг. 5 — схема узла компоновки сдвиговых регистров; на фиг. 6схема регистра сдвига; на фиг. 7— временная диаграмма работы сдвигателя при выполнении команд сдвигов.

Сдвигатель (фиг. 1) содержит регистр 1 исходных данных, дешифратор 2, коммутатор 3, первый и второй счетчики 4 и 5, элемент 6 задержки, узел 7 анализа переполнения, тактовый вход 8 устройства, узел 9 запуска, узел 10 стробирующих сигналов и режимов, элемент И-ИЛИ 11, группу элементов И-ИЛИ 12, группу мультиплексоров 13, узел 14 компоновки сдвиговых регистров, регистр 15 сдвига, триггер 16, информационный вход 17 устройства, вход 18 разрешения занесения команды устройства, выход 19 переполнения устройства, информационный выход 20 устройства, вход 21 разрешения занесения данных устройства, выход 22 окончания сдвигов устройства.

Узел 9 запуска (фиг. 2) содержит элементы И 23, 24, 25 с первого по третий соответственно, элементы ИИЛИ 26, 27, 28 с первого по третий соответственно, триггеры 29-32 с первого по четвертый соответственно, элементы НЕ 33-35 с первого по третий соответственно.

1504651

В узле 9 запуска триггеры 29-32 являются двухтактными.

Узел 10 стробирующих сигналов и режимов (фиг. 3) содержит элементы

ИЛИ 36-41 с первого по шестой соответственно, первый и второй элементы 42 и 43 задержки, элементы И 4446 с первого IIo третий соответственно.

Узел 7 анализа переполнения (фиг.4)10 содержит первую и вторую схемы 47 и

48 сравнения, элементы И-ИЛИ 49, элемент И 50 и триггер 51.

Узел 14 компоновки сдвиговых ре-. гистров (фиг. 5) содержат группу эле- 15 ментов И 52, элемент И 53, элемент

НЕ 54, группу элементов И-ИЛИ 55, источник 56 логического нуля.

Регистр 15 сдвига (фиг. 6) содержит группу элементов 57 сдвига.

Узел 9 запуска служит для выработки потенциалов разрядности сдвигов по, запускающим воздействиям.

Узел 10 стробирующих сигналов и режимов служит для формирования сигна- 5 ,лов приема и сдвига информации в регистре сдвига, а также сигналов вычитания единицы иэ содержимого счетчиков для подсчета количества сдвигов.

ЗО

Узел 7 анализа переполнения служит для установки признака переполнения.

Узел 14 компоновки сдвиговых регистров служит для выработки сигналов. последовательного ввода информации в регистр сдвига DR при сдвигах вправо и DL при сдвигах влево.

Устройство для сдвига работает следующим образом.

Перед началом сдвигов со входа 17 устройства в регистр 1 исходных дан-. ных сигналом с входа 18 устройства засылается код команды и количество сдвигов. Последние через задержку на элементе 6 сигналом занесения пересылаются в счетчики 4 и 5 через комму. татор 3 в зависимости.от принятого кода команды (выравнивание или команда сдвигов). При этом содержимое командной части регистра 1 исходных

:,данных подается на дешифратор 2, где вырабатываются управляющие признаки, которые подготавливают сдвигатель для работы в определенном режиме.В табл.1 прив еде ны з нач ения в ыходов дешифратор аа.

По типу команды и величине сдвигов группа мультиплексоров 13 настраивается на прием информации в зависимости от вида сдвига. Организуются сдвиги на восемь, один и четыре разряда. Причем сдвиги на четыре разряда используются отдельно, а сдвиги на восемь и один разряд могут использоваться совместно, т.е ° информация на регистре 15 сдвига сначала сдвигается по восьми, а затем — по одному разряду, в зависимости от заданного количества сдвигов.

Чтобы организовать сдвиги более чем на один разряд за один синхроимпульс, регистр 15 сдвига, собранный на четырехразрядных элементах 57 сдвига, способных сдвигать эа один импульс только на один разряд влево или вправо, условно разбивается на несколько сдвиговых регистров. Для организации сдвигов на четыре 64-разрядный регистр 15 сдвига разбивается на четыре регистра по шестнадцати разрядов каждый, Для органиэации сдвигов на восемь разрядов регистр 15 сдвига разбивается на восемь регистров по восемь разрядов каждый. В табл. 2 показано расположение принятой в регистр 15 сдвига информации и его разбиение на отдельные сдвиговые регистры в зависимости от разновидности сдвигов. одежду условно разбитыми сдвиговыми регистрами информация не сдвигается, Разрыв сдвигов организован в узле 14 компоновки сдвиговых регистров путем формирования определенным образом сгиналов для информационных входов последовательного ввода информации °

J

При организации сдвигов на один разряд разбиений на отдельные регист" ры не производится и информация заносится в соответствующие разряды без перекосов.

При выполнении команд сдвигов временная диаграмма которых показана на фиг. 7, три старших разряда количества сдвигов заносится в первый счетчик 4, для подсчета сдвигов по восемь разрядов, три младших разряда — во второй счетчик для подсчета сдвигов по одному разряду. Подсчет производится вычитанием единицы по каждому импульсу сдвига до появления нулевого состояния соответствующего счетчика.

Сигналом занесения в регистр 15 сдвига, поступающим со входа 21 устройства и далее на вход элемента

И-ИЛИ 26 узла 9 запуска, и условию, 5l

Таблица 1

Номер выхода Значение выхода

Первый

Второй

Команда СДВИГ

Команда СДВИГ АРИФ1 ТИЧЕСКИЙ

Команда СДВИГ BPPABO

Команда СДВИГ ВЛЕВО

Выравнивание

Команда СДВИГ АРИФ1ЖТИЧЕСКИЙ ВПРАВО

Третий

Четвертый

Пятый

Шестой

9 15046

1 что количество сдвигов на восемь разрядов не равно нулю устанавливается в единичное состояние первый триггер 29. При этом по ненулевому состоянию первого счетчика 4 с третьего

5 элемента И 25 этого узла вырабатывается потенциал, поступающий в узел 10 на. входы элементов ИЛИ 40 и 41 для входной коммутации данных на группе мультиплексоров 13 через которые данные передаются с перекосом как показано в табл. 2 для сдвига на восемь разрядов. Сигнал занесения с входа 21 поступает так же на входы элементов ИЛИ 36-38 узла 10, где задается режим и вырабатывается синхроимпульс записи для регистра 15 сдвига. Направлением сдвигов управляет третий и четвертый выходы дешифратора 2. По единичному состоянию триггера 29, в узле 10 на элементе И 46 тактовыми импульсами со входа 8 выдаются импульсы для сдвига на восемь разрядов и сигналы модификации первого счетчи- 25 ка 4.

После окончания сдвигов на восемь по нулевому состоянию первого счетчика 4 и единичному состоянию триггера 29 через элемент И 24 устанавлива30 ется в единичное состояние триггер 30, по которому очередным синхроимпульсом с входа 8 (элемент И.23) производится перезапись сдвинутой информации для сдвигов по одному разряду или вы- 35 дачи на выход 20 устройства. Этим же сигналом с элемента И 23 устанавливается единичное состояние третьего триггера 31, которое разрешает сдвиги по одному разряду тактовыми пуль-40 сами до получения нулевого состояния второго счетчика 5, При выполнении команды СДВИГ АРИФИЕТИЧЕСКИЙ1 ВПРАВО на место выдвинутой информации вдвигается знак .операнда, запомненный на триггере 16 во время занесения в регистр сдвига.

В команде СДВИГ АРИИ1ЕТИЧЕСКИЙ ВЛЕВО выдвигаемые разряды сравниваются со знаком операнда и в случае несовпадения из узла 7 выдается признак переполнения.

В команде сложения и вычитания с плавающей точкой на этапе выравнивания в первый счетчик 4 заносится разность порядков, в регистр 15 сдвига засылается мантисса числа с меньшим порядком с перекосами для сдвигов по четыре разряда (как показано в табл.2) по единичному состоянию пятого выхода дешифратора 2, вырабатывается режим сдвига вправо. В этом случае в узле запуска 9 сигналом занесения данных с входа 21 устанавливается в единичное состояние четвертый триггер 32, по которому, в свою очередь, тактовый серией с входа 8 в узле 10 с элемента И 45 формируются сигналы сдвига и вычитания единицы с первого счетчика. Сдвиги продолжаются до обнуления счетчика.

Таким образом, перекомпоновка (перенастройка) регистра сдвига на несколько изолированных сдвиговых регистров позволяет варьировать количеством разрядов для сдвига за один синхроимпульс в зависимости от кода операции и количества заданных сдвигов, что ведет к повышению быстродействия

1 5046 5 I

Таблица 2

1504651

)504651

1504651

Жие. Е

1504651 д

9 па

29

21

И

И

17

З2

23

Я

8 еВе

Юа аВе

8п иВа

Фиг. 7

Составитель А. Клюев

Техред М. Ходанич. Редактор И. Сегляник

Корректор И.Муска

Заказ 5253/49 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101