Устройство для управления резервированной динамической памятью

 

Изобретение относится к вычислительной технике и может быть использовано при создании высоконадежных резервированных систем динамической памяти из двух асинхронно работающих оперативных запоминающих устройств. Целью изобретения является повышение надежности динамической памяти. Устройство для управления резервированной динамической памятью содержит триггер 3, первый 4 и второй 5 элементы задержки, первый 6 и второй 7 элементы И. Введение в устройство первого 8, второго 9, третьего 10 и четвертого 11 элементов И-НЕ, элемента ИЛИ 12, первого 13 и второго 14 элементов НЕ и элемента ИЛИ-НЕ 15 позволяет при обнаружении некорректируемой ошибки в основном ОЗУ производить выдачу ответного сигнала и считанных данных из резервного ОЗУ без увеличения среднего времени выборки, а также использовать резервное ОЗУ для увеличения информационной емкости. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦЙАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1517032 А 1 (gII g G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГКНТ СССР

1 (21) 4421816/24-24 (22) 18. 03.88 (46) 23.10.89.Бюл. М 39 (72) Д.А.Бруевич, Р.M.Âîðoáüåâ и А.Г.Куликов (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР

М 744571, кл. G 06 F 13/00, 1982.

Авторское свидетельство СССР

М 1119020, кл . С 06 F 13/00, 1983. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕЗЕРВИРОВАННОЙ ДИНАМИЧЕСКОЙ ПАМЯТЫО (57) Изобретение относится к вычислительной технике и может быть использовано при создании высоконадежных резервированных систем динамической памяти из двух асинхронно работающи оперативных запоминающих устройств . Целью изобретения является

2 повышение надежности динамической памяти. Устройство для управления резервированной динамической памятью содержит триггер 3, первый 4 и второй 5 элементы задержки, первый 6 и второй 7 элементы И. Введение в устройство первого 8, второго 9, третьего 10 и четвертого ll элементов И-НЕ, элемента ИЛИ 12, первого

13 и второго 14 элементов НЕ и элемента ИЛИ-IIE 15 позволяет при обнаружении некорректируемой ошибки в основном ОЗУ производить выдачу ответного сигнала и считанных данных из резервного ОЗУ без увеличения среднего времени выборки, а C

Я также использовать резервное ОЗУ для увеличения информационной емкости.

1 иле

С:

1517032

Изобретение относится к вычислительной технике и может быть использовано для IIoBbEIBHHH надежности оперативной динамической памяти ЭВМ.

5.

Целью изобретения является повышение надежности динамической памятна

Нл чертеже приведена схема соединенных между собой двух устройств -,ля управления резервированной динамической памятьЮ, одно из |которых входит в состав основного, а другое резервного ОЗУ.

Каждое из устройств 1 и 2 содер0 :ит триггер 3, первый 4 и второй 5 лементьt задержки, первый 6 и второй элементы И, первый 8, второй 9, третий 10 и четвертый 11 элементы И1!1, элемент ИЛИ 12, первый 13 и вто- 20 рой 1-4 элементы НЕ и элемент ИЛИ-. !!1 . 15, первый управляющий вход "Ко«.ец обслуживания" 16, первый 17 и второй 18 входы задания режима, управляющий выход "Обслуживание запроса !

9, второй управляющий вход "Конец обслуживания" 20, выход "Конец обслуживлцпя" 21, управляющий выход "Ге,,им рлботы" 22 устройства, вход 23 прпзялкл ошибки, третий вход 24 задл|п я режима, выход 25 для подключения резервного блока памяти, запросный вход 26 и установочный вход ) 7 у стройство для управления резер

B,IðîâëBttîé дицлмической памятью рабо.лет с. едую1,ньм образом.

Пред."оложим, что в начале работы системь. плмяти, состоящей из двух дпнлмпческих асинхронно работающих 4р

ОЭУ, у стройство 1 должно входить B

< остлн основного ОЭУ, а устройство

2 — в состлн ОЗУ, — находящегося в

;ежа» горячего" резерва, Тогда гретпй вход 24 задания режима устройстпл 1 подключается к шине еди:шчного потенциала, а вход 24 устрой= тнл 2 — к пине нулевого потенциала. Iл первом входе элемента И-НЕ 11 уст11 1 l I ройстнл 1 0I,азьвается логическая 1 нл первом входе элемента И вЂ” 1!Е 11

11 l l ус-. ройствл 2 — логический 0 . В ис;одп;и состоянии B обоих устройствах пл первом входе 17 задания режима и нходе 23 признака ошибки присутствуи 55 ат соответственно логические О и

"1", поэтому на выходе элементов, — !П. - с<.хр;-1пяются высокие, а на выходе л tå.tåíòîB И-HF. 10 — низкие уровни напряжения. На запросных входах 26 присутствуют логические "О, устанавливающие в нулевое состояние тригге ры 3. В результате на выходах элементов И-НЕ 8 и на управляющих выходах

"Обслуживание запроса" 19 оказываются логические "1". Пбступая в дальнейшем на вторые управляющие входы "Конец обслуживания " 20, они вызывают появление логической "1" на выходах

21 окончания обслуживания °

Перед началом обмена данными-на установочный вход 27 обоих устройств подается положительный импульс, поступающий на вторые входы элементов ИНЕ 11. В устройстве 1 на выходе элемента И-НЕ 11 формируется логический

"0", в то время как на выходе элемента И-НЕ 11 устройства 2 сохраняется логическая 1", В результате в устройстве 1 на выходах элементов

И 6 и 7 устанавливаются низкие уровни напряжения, а на выходе элемента

ИЛИ-НЕ 15 и выходе 25 для подключения резервного блока памяти — вы- г сокий. Последний поступает на второй вход 18 задания режима устройства 2 и далее на первый вход элемента И 6.

На обоих входах элемента И 6 оказываются логические "1" и на его выходе также появляется логическая "1", которая проходит на второй вход элемента IUIH-НЕ 15, формируя логический

"О" на его выходе и выходе 25. С выхода 25 устройства 2 логический "0" поступает на вход 18 устройства 1, а затем на первый вход элемента И 6, подтверждая наличие логического "0" на его выходе.

1Io окончании положительного импульса на установочных входах 27 на

I выходе элемента И-HI". 11 устройства

1 появляется логическая "1", поступающая на первый вход элемента И 7 и второй вход элемента И 6, Однако, так клк на их других вхо- дах присутствуют логические "0", на выходах элементов И 6 и 7. и входах элемента ИЛИ-НЕ 15 сохраняются низкие уровни напряжения, а на выходе 25 высокий.

В устройстве 2 по окончании положительного импульса на входе 27 уровень сигнала на выходе элемента ИНЕ 11 не меняется, оставаясь в состоянии логической "1". Так как на первом входе элемента И 6 также присутствует логическая "I, на его выходе

1517032 сохраняется высокий потенциал, а на выходе элемента HJIH-HE 15 и выходе

25 — низкий °

В устройстве 1 логический "0" на входе элемента НЕ 13 вызывает появление логической "1" на его выходе.

Поступая в дальнейшем на управляющий выход 22 "Режим работы", она служит признаком работы данного ОЗУ в основном режиме. В устройстве 2 на входе элемента HF. 13 присутствует логическая "1", а на выходе 22 — логический

"0", что служит признаком работы

ОЗУ- в резервном режиме .

В процессе обмена информацией с памятью на запросные входы 26 основного и резервного устройств подается высокий уровень напряжения. Так как память динамическая и оба ОЗУ работают синхронно и независмо друг от друга, то к моменту его поступления в одном из них мажет протекать цикл регенерации и обслуживание запроса начнется только по окончании этого цикла. Соответственно будет задержана и ньдача ответного сигнала на первый управляющий вход "Конец обслуживания" 16.

Предположим, что перным закончило обслуживание запроса резервное ОЗУ.

Тогда на вход 16 устройства 2 поступает положительный перепад напряжения, переводящий триггер 3 в единичное состояние. При этом на первом входе элемента И-НЕ 8 оказывается логическая "1", так как на его втором входе также присутствует логическая

"1", на управляющий выход "Обслуживание запроса" 19 выдается логический "0", поступающий на второй управляющий вход 20 устройства 1, Далее он проходит на первый вход элемента

ИЛИ 12, но поскольку на его втором входе присутствует логическая "1" с инверсного выхода триггера 3, высокий уровень на выходе элемента ИЛИ 12 сохраняется.

По окончании обслуживания запроса н основном 03У положительный перепад напряжения выдается на вход 16 устройства l триггер 3 переходит в единичное состояние и на втором входе элемента ИЛИ 12 появляется логический "0". В результате на выход 21 окончания обслуживания основного устройства ньдается низкий уровень ответного сигнала.

При этом, так как в основном устройстве на втором. входе элемента

И-НЕ 8 присутствует логический "О", выдачи низкого уровня на выходе 19 не происходит, а сохранение логической "1" на входе 20 устройства 2, препятствует выдаче ответного сигнала с выхода 21 °

Если первым закончило обслуживание запроса основное ОЗУ, то вначале логический "О" появляется на втором входе

10 элемента ИЛИ 12 устройства 1, что однако не приводит к выдаче ответного сигнала на выходе 21, так как на первом входе элемента ИЛИ 12 сохраняется логическая "1".

По окончании обслуживания в резервном ОЗУ на вход 20 устройства 1 поступает логический "О", на обоих входах элемента ИЛИ 12 оказываются низкие уровни напряжения и с его выхода на выход 21 окончания обслуживания вьдается ответный сигнал.

Таким образом, при записи или чтении данных вьдачу ответного сигна15

40 ет логическая "1", то на его выходе формируется высокий уровень напряжения, вызывающий появление логического "О" на выходе элемента KIH-HE 15 и выходе 25. С выхода 25 логический ,"0" поступает на вход 18 устройства 2 и далее на первый вход элеме нт а И 6 .

На выходе элемента И 6 оказывается низкий уровень напряжения, а на выходе элемента ИЛИ-НЕ 15 и выходе 25 высокий. Последний проходит на вход 18 устройства I, а затем на первый вход элемента И 6, формируя ло— гическую "1" на его выходе.

В результате после снятия признака ошибки с входа 23 на выходе 25 устройства 1 сохраняется логический ла, свидетельствующего об окончании обслуживания запроса, производит основное ОЗУ при условии окончания обслуживания в резервном. При чтении данных логический "О" на выходе 21 используется, кроме того, для выдачи основного ОЗУ считанного числа.

При обнаружении в одной из ячеек основного ОЗУ некорректируемой ошибки на вход 23 признака ошибки устройства 1 .поступает логический "О". При этом на выходе элемента И-НЕ 10 и втором входе элемента И 7 оказывается логическая 1 . Так как на первом входе элемента И 7 также присутстну1517032

"0", а на выходе g5 устройства 2 логическая "1".

Таким образом, основное ОЗУ становится резервным, а резервное — основным, о чем свидетельствует нали5 чие низкого уровня на выходе 22 устройства 1 и высокого уровня на выходе

22 устройства 2. Признак ошибки поступает на вход 23 раньше сигнала на входе 16, поэтому вначале производится переключение основного и резервного ОЗУ, и только потом осуществляется выдача ответного сигнала и считанного числа. В результате система 15 памяти исправляет ошибку без увеличения среднего времени выборки °

Если в дальнейшем при чтении данных по какому-либо адресу логический "О" поступает на вход 23 устрой- 20 ства 2, происходит обратное переключение, Таким образом, система динамической памяти из двух ОЗУ не выдает правильную информацию только н случае совпадения адресов ячеек, содер- 25 жащих некорректируемые ошибки,что приводит к зависанию.

Иерек>почение основного и реэернно". го ОЗУ может быть выполнено н принудительном порядке, С этой целью на 30 входы 17 обоих устройств подается логическая "1". В основном устройстве это приводит к совпадению высоких уровней напряжения на входах элемента И-НЕ 9, так как на его третьем входе присутствует логическая "1" с выхода элемента 5 задержки (на третьем входе элемента И-НЕ 9 резервного устройства присутствует логический

О ), Ha Выходе элемента И†IIE 9 по в 40 является логический "0", а на выходе элемента И-HE 10 — логическая "1".

Б дальнейшем переключение основного и резервного устройств осуществляется так же как и при поступлении ло 4 гического "0" на вход 23. — Длительность задержки сигнала на элементе

5 должна быть выбрана равной или большей, чем на элементе 4 для того, чтобы логический "0" появился на

50 первом входе элемента И-HE 9 раньше смены логического состояния на его третьем входе.

В вычислительных системах, где

»е требуется резервирования оперативной памяти, второе ОЗУ может быть испольэовано для наращивания информационного объема. 11р» этом входы 18 и 20 обоих устройств подключаются к шине нулевого потенциала.

Таким образом, изобретение позволяет построить систему оператинной динамической памяти, сохраняющую работоспособность при наличии некорректируемых ошибок в обоих ОЗУ (при условии несовпадения их адресов), в которой взаимное переключение основного и резервного режимов работы устройств производится без увеличения среднего времени выборки, Наряду со значительным повышением надежности, устройство позволяет пользователю использовать второе ОЗУ для наращивания информационного объема, что расширяет функциональные возможности системы памяти.

Формула изобретения

Устройство для управления резерниронанной динамической памятью, содержащее триггер, первый и нторой элементы задержки, первый и второй элементы И, причем вход синхронизации триггера является первым упранляющ м входом "Конец обслуживания устройства, вход первого элемента задержки является первым входом задания режима устройства, первый вход первого элемента И является вторым входом задания режима устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности динамической памяти, н него введены элементы И-НЕ, элемент ИЛИ, элемент НЕ, элемент ИЛИ-НЕ, причем прямой выход триггера соединен с первым входом первого элемента И-НЕ, выход которого является управляющим выходом Обслуживание запроса" устройства, первый вход элемента ИЛИ янля— ется вторым управляющим входом Конец обслукинания" устройства, инверсный выход триггера соединен с вторым нходом элемента И3!И, выход которого является выходом Конец обслужив ав ния устройства, второй вход первого элемента И-НЕ соединен с первым входом первого элемента И и входом первого элемента НЕ, ныход которого соединен с входом второго элемента задержки и является управляющим выходом Режим работы устройства, вы.ход первого элемента задержки соединен с входом нт »ого элемента IIE, нь>ход которого со> динан с верным нхо9 1517032 10 дрм второго элемента И-HE выход ко- входом элемента ИЛИ"НЕ, второй вход торого соединен с первым входом треть- которого соединен с выходом первого его элемента И-НЕ, второй вход кото- элемента И, выход элемента ИЛИ-НЕ яврого является входом признака ошибки ляется выходом для подключения ре5 устройства, первый вход четвертого эервного блока памяти устройства, элемента И-НЕ является третьим входом вход первого элемента задержки соедизадания режима устройства, выход нен с вторыи входом второго элемента четвертого элемента И-HE соединен с И-НЕ, третий вход которого соединен вторым входои первого элемента И и 10 с выходом второго элемента задержпервым входом второго элемента И, ки, вход сброса триггера является второй вход которого соединен с выхо- запросным входом устройства, второй дом третьего элемента И-НЕ, выход вход четвертого элемента И-НЕ являетвторого элемента И соединен с первь)и ся установочным входом устройства.

Составитель В. Чеботова

Редактор О. 1Орковецкая Техред Л.Олийнык Корректор О. Кравцова

3аказ 6391/51 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям н открытиям при ГКНТ CCC!

113035, Москва, Ж-35, Раущская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина. >