Синхронный делитель на 12
Изобретение относится к импульсной технике и может быть использовано в измерительных устройствах. Цель изобретения - расширение функциональных возможностей - достигается путем обеспечения счета индикации с основанием двенадцать. Синхронный делитель содержит JK-триггеры 1-4, элементы И 5-18, элементы ИЛИ 19-25, тактовую шину 26, по которой поступают входные импульсы, шину 27 сброса, шину 28 логической единицы, выходную шину 28. Элементы 5-13 и 17-25 образуют дешифратор для последовательного включения элементов семисегментного индикатора, JK-триггеры 1-4 с элементами 14-16 образуют делитель частоты на двенадцать. 1 табл., 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (19) (11) (51) 4 Н 03 К 23/48
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А BTOPCHOMY СВИДЕТЕЛЬСТВУ аз а
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
IlO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4335240/24-21 (22) 27.11.87 (46) 23.10.89. Бюл. N 39 (72) Ю.А.Базалев и В.И.Мяснов (53) 621.374(088.8) (56) Справочник по интегральным микросхемам. — М.:Энергия, 1980, с.7-11, рис.5-286.
Авторское свидетельство СССР
У 1298902, кл. Н 03 К 23/40, 1985. (54) СИНХРОННЫЙ ДЕЛИТЕЛЬ НА 12 (57) Изобретение относится к импульсной технике и может быть использовано в измерительных устройствах.
Цель изобретения — расширение функ2 циональных воэможностей — достигается путем обеспечения счета индикации с основанием двенадцать. Синхронный делитель содержит JK-триггеры 1 — 4, элементы И 5 — 18, элементы ИЛИ 19—
25, тактовую шину 26, по которой поступают входные импульсы, шину 27 сброса, шину 28 логической единицы, выходную шину 28. Элементы 5-13 и
17 — 25 образуют дешифратор для последовательного включения элементов семисегментного индикатора, JK-триггеры
1 — 4 с элементами 14 — 16 образуют делитель частоты на двенадцать.
1 табл., l ил.
1517129
Выходы дешифратора принимают состояпие a=1, b=G, с=О, d=l, е=l, f=l, q=l, при этом на семисегментном индикаторе засветится цифра "1".
Поскольку 1К-триггер по входному тактовому импульсу при 3=0 и К=О не изменяет своего состояния, при J=l. и K=1 переключается в противоположное состояние, при J=l и K=O переклк<чается в состояние логической единицы, 50
Изобретение относится к импульсной технике и может быть использовано в измерительных устройствах.
Целью изобретения является расширение функциональных воэможностей устройства путем обеспечения счета индикации с основанием двенадцать. !!а чертеже представлена схема синхронного делителя на 12. 10
Устройство содержит первый 1, второй ?, третий 3, четвертый 4 JK-триггеры, первый 5, второй 6, третий 7, четвертый 8, пятый 9, шестой 10, седьмой 11, восьмой 12, девятый 13, деся- 15 тый 14, одиннадцатый 15, двенадцатый
16, тринадцатый 17, четырнадцатый 18 элементы И, первый 19, второй 20, третий 21, четвертый 22, пятый 23, шестой 24, седьмой 25 элементы ИЛИ, 20 тактовую <ш<ну 26, по которой поступ;:)0г входные (считаемые) импульсы, шину 27 сброса, шину 28 логической единицы, выходную шину 29, выходы
a,b,ñ d,е f,q, а,, Ь<. Выходы а, Ь,, 25 а также не указанные на чертеже в .ходы с<, d <, е, f,, q<, служат для подключения второго индикатора
:-!лементы 5 — 13, 17 — 25 образуют деши<оратор для последовательного вкп<<чения (можно через соответствующ«й формирователь) элементов-семисегментного индикатора, JK-триггеры с элементами 14 — 16 образуют делитель частоть. на 12. Триггеры реагируют на изменения тактовых импульсов со значениями ТИ 1 на ТИ=О.
Устройство работает следующим образом. 40
Б исходном положении все JK-триггеры 1 — 4 сигналом "Сброс", поступающим в виде импульса по шине 27, устанавливаются в исходное состояние, при этом О< — О, Q -О, О -Оэ О,ь-О и в 45 соответствии со схемой состояния входи » будут следующими: .!< =1, К,=l, - =01 1 =!1 J> =0 К = О, J =p, К =p ° а при 3=0 и К=1 — в состояние логического нуля, то по первому тактово му импульсу по шине 26 первый триггер 1 переключится в состояние логической единицы, а триггеры 2 — 4 не изменят своего состояния. При этом состояния выходов триггеров 1-4 станут равны q =1, q =О, q =О, q+=O.Èýменятся и состояния J и К входов и будут равны J, =1, К, =1, J =0, К =0, J3-l, Кэ=19 34=0, КФ=ОУ а на выходах дешифратора будут сигналы a=O, b=O, c=l, d=0, e=0, f l, q 0 и на индикаторе засветится цифра "2".
По второму тактовому импульсу состояния выходов и входов станут равны.. 0 -О р -О Я -1, (0 J< -1
К4-0, а=О, Ь=О, с=О, d=O, е=l, f=l, q=0 и на семисегментном индикаторе засветится цифра "3«.
Анализируя и далее таким же образом работу устройства, получают все значения сигналов (логических функций) на выходах делителя и дешифратора при всех входных импульсах. Значения состояний разрядов делителя и соответствующих им состояний выходов . дешифратора сведены в таблицу.
Как видно из таблицы, второй индикатор используется только для формирования цифры 1, т. е. при цифрах
10 — 12. При формировании цифр 1 — 9 он не светится.
Формула изобретения
Синхронный делитель на 12, содержащий четыре JK-триггера и первый элемент И, выход которого соединен с
J-входом четвертого триггера, тактовые входы всех JK-триггеров соединены тактовым входом устройства, К-вход первого триггера подключен к шине логической единицы, о т л и ч а ю— шийся тем, что, с целью расширения функциональных воэможностей, путем обеспечения счета и индикации, в него введены тринадцать элементов
И и семь элементов ИЛИ, выходы а,Ъ, с,d,е,f,q — для подключения семисегментного индикатора, J-вход первого триггера соединен с шиной логической единицы, входы сброса всех триггеров подключены к шине сброса устройства, инверсный выход третьего триггера подключен к первому входу
5 l5l7l двенадцатого элемента И, выход которого соединен с Ъ-выходом устройства, первые входы второго и третьего элементов И подключены к инверсному выходу второго триггера, а первые вхо5 ды четвертого и пятого элементов И— к прямому выходу четвертого триггера, прямой выход второго триггера соединен с первым входом 1пестого эле- !О мента И, выход первого элемента ИЛИ соединен с е-выходом устройства, инверсный выход первого триггера соединен с первыми входами седьмого, восьмого, девятого элементов И и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И и первым входом второго элемента ИЛИ, выход которого соединен с а-выходом устройства и 20 первым входом третьего элемента ИЛИ, выход которого соединен с d-выходом устройства, прямой выход первого триггера подключен к J- и К-входам третьего триггера и первому входу десятого элемента И, выход которого соединен с К-входами второго и четвертого триггеров, первыми входами одиннадцатого и перВого и вторым входом пятого элементов И, второй вход 30 третьего элемента И соединен с J-входом второго триггера и выходом одиннадцатого элемента И, второй вход которого подключен к инверсному выходу четвертого триггера, второму входу второго элемента И и первому входу четвертого элемента ИЛИ, выход которого соединен с а„Ь,-выходами устройства для подключения соответствующих элементов второго семисегментного ин- 4р дикатора, инверсный выход второго триггера соединен с вторым входом седьмого элемента И, выход которого
29 6 подключен к второму входу четверто!о элемента ИЛИ, прямой выход в то ро го триггера подключен к вторым входам первого и двенадцатого элементов И, инверсный выход третьего триггера подключен к третьему входу седьмого, третьему выходу второго и второму входу четвертого элементов И, прямой выход третьего триггера подключен к вторым входам девятого и десятого элементов И, прямой выход четвертого триггера соединен с выходом устройства и первым входом тринадцатого элемента И, выход которого соединен с вторым входом второго и первым входом пятого элементов ИЛИ, а второй вход — с выходом девятого элемента И, первым входом шестого элемента ИЛИ и вторым входом шестого элемента И, выход которого соединен с вторыми входами третьего и пятого элементов ИЛИ, выход второго элемента И соединен с вторыми входами mecтого элемента ИЛИ, восьмого элемента
И и первым входом четырнадцатого элемента И, второй вход которого соединен с прямым выходом первого триггера и третьим входом четвертого элемента И, а выход — с первым входом седьмого элемента ИЛИ, выход которого соединен с с-выходом устройств», выход восьмого элемента И соединен с третьими входами второго и пятого элементов ИЛ, выход пятогo элемента
И соединен с вторым входом седьмого и третьим входом шестого эясментов
ИЛИ, выход шестого элемен" à ИЛИ соединен с f-выходом устройства, выход четвертого элемента И подключен к четвертому входу пятого элемента
ИЛИ, выход которого соединен с q-выходом устройства.
"T 111« ° 1 ° J
Г I а.ч,ч,а, о о о о о
2 0 1 з о
4 О О
5 О О
6 о о
8 1 О
9 1 О
1О
Il 1 1 о о о о о о о
1 1 о
1 1 о о о о о о
I ) о о о о о о о о о о
О О О
0 О О О о о о о о о о о о о о о о о о о о о о
О О О О
1 1 1 о о о о о
I I l о i о о о о о о о о
1 1
1 1
1, 1
1 1
1 I
1 1
1 l
1 1
1 1
1 1
2 з
5
8
1О
ll
