Счетчик-делитель

 

Изобретение может быть использовано в автоматике и вычислительной технике в качестве базового элемента в устройствах с повышенными требованиями к времени восстановления работоспособности. Цель изобретения - повышение эксплуатационной отказоустойчивости-достигается путем введения в счетчик-делитель в его логическую структуру резервного триггера, элементов 2-2И-ИЛИ, элементов 3-2И-ИЛИ, элементов НЕ, элементов И/И-НЕ с соответствующими конструктивными связями. Это обеспечивает переход на резервную работоспособную структуру при эксплуатационном отказе одного из основных триггеров. В случае отказа одного на основных элементов его структуры на соответствующий управляющий вход подается сигнал логического нуля. Вследствие этого производится реконфигурация логической структуры устройства, при которой неисправный разряд отключается и замещается "горячим резервом". 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 Н 03 К 23/48

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГКНТ СССР

1 (21) 4406710/24-21 (22) 08.04.88 (46) 15.12.89, Бюл, Ф 46 (72) А.Н.Пархоменко, В.В.Голубцов, Е.Г.Ершова и В.С.Харламов (53) 621.374.44(088.8) (56) Авторское свидетельство СССР и 1243128, кл. Н 03 К 21/40, 1986.

Справочник. Применение интегральных микросхем в электронной вычислительной технике. Под ред. Б.Н.Файзулаева, Б.В. Тарабрина. M.: Радио и связь, 1987, с, 35, рис.3.22. (54) СЧЕТЧИК-ДЕЛИТЕЛЬ (57) Изобретение может быть использовано н автоматике и вычислительной технике в качестве базового элемента в устройствах с повышенными требованиями к времени восстановления рабоИзобретение относится к импульсной и вычислительной технике, в частности к импульсным счетчикам-делителям с коэффициентом деления 2, 3, 6 и 12, и может быть применено в устройствах промышленной автоматики и вычислительной техники.

Цель изобретения — повьппение ремонтопригодности устройства.

На фиг.1 представлена структурная схема предлагаемого счетчика-делителя; на фиг.2 и 3 — временные диаграммы его работы.

Счетчик-делитель содержит разряды

1-4, элемент И-HE 5, триггеры 6.1—

6.4 разрядов, резервный триггер 6 ° 5, первые элементы 2-2И-ИЛИ 7 ° 1-7.4 раэ„.80„„1529446 А1

2 тоспособности. Цель изобретения — повьппение ремонтопригодности — достигается путем введения в счетчик-делитель (в его логическую структуру) резервного триггера, элементов 2-2ИИЛИ, элементов 3-2И-ИЛИ, элементов.

НЕ, элементов И/И-НЕ с соответствующими конструктивными связями. Это обеспечивает переход на резервную работоспособную структуру при эксплуатационном отказе одного из основных триггеров. В случае отказа одного на основных элементов его структуры на соответствующий управляющий вход подается сигнал логического нуля.

Вследствие этого производится рекон- а

Ж фигурация логической структуры устройства, при которой неисправный разряд отключается и замещается "горячим

С:

ll резервом . 3 ил.

Яч рядов, элементы И/И-НЕ 8.2-8.4 раэря- ф 1 дов, элементы 3-2И-ИЛИ 9.1 и 9.3 первого и третьего разрядов, вторые р элементы 2-2И-ИЛИ 10.1 — 10.4 разрядов, р элементы НЕ 11,1, 11.3, 11.4 разрядов, первый 12 и второй 13 синхровходы, первый 14 и второй 15 входы установки в "0", входы 16.1-16.4 paspeшения работы соответствующих разрядов, информационные выходы 17,1—

:В

17.4.

Первый синхровход 12 соединен с синхровходом триггера 6.1 и вторым входом первой группы входов элемента

2-2И-ИЛИ 10.1. Второй синхровход 13 соединен с вторым входом второй группы входов элемента 2-2И-ИЛИ

10,1, с синхровходом триггера 6.3 и вторым входом второй группы входов элемента 2-2И-ИЛИ 10.3.

Первый 14 и второй 15 входы уста5 новки в "0" соединены с соответствующими входами элемента И-НЕ 5, выход которого соединен с К-входами триггеров 6.1-6.5.

Входы 16.1-16.4 соединены с входа- Ip ми соответствующих им элементов НЕ

11 ° 1, 11.3 и 11.4. Кроме того, вход 16.1 разрешения работы первого разряда соединен с первым входом второй группы входов элемента 2-2И- 15

ИЛИ 10.1, с вторым входом первой группы входов элемента 2-2И-ИЛИ

7.1 и с первым входом элемента

И/И-НЕ 8.2. Вход 16.2 разрешения работы второго разряда дополнителЬно 20 соединен с вторым входом элемента

И/И-НЕ 8.2. Вход 16.3 разрешения работы третьего разряда дополнительно соединен с первым входом первой группы входов элемента 3-2И-ИЛИ 9.1, 25 с вторым входом элемента И/И-НЕ 8.3 и с вторым входом второй группы входов элемента 3-2И-ИЛИ 9.3 ° Вход

16.4 разрешения работы четвертого разряда соединен дополнительно с вто- 3р рым входом элемента И/И-НЕ 8.4.

Входы 16.1-16.4 разрешения работы разрядов устройства предназначены для возможного отключения отказавшего триггера соответствующего разряда.

При исправном функционировании основных триггеров 6.1-6.4 на соответствующие управляющие входы подается сигнал логической единицы. При отказе какоголибо основного триггера на соответст- 10 вующий ему управляющий вход подается сигнал логического нуля. Элементы

НЕ 11.1-11.4 инвертируют соответствующие управляющие сигналы.

Выход элемента НЕ 11.1 соединен с 45 первым входом первой группы входов элемента 2-2И-ИЛИ 10.1, с входом третьей- группы входов элемента

3-2И-ИЛИ 9.1. Выход элемента НЕ 11.3 соединен с вторым входом второй груп50 пы входов элемента 3-2И-.ИЛИ 9 ° 1 и с вторым входом первой группы входов элемента 3-2И-ИЛИ 9.3. Выход элемента НЕ 11.4 соединен с вторым входом первой группы входов элемента 2-2ИИЛИ 10.4.

Элементы 2-2И-ИЛИ 7.1-7.4 предназначены для коммутации на соответствующие информационные выходы 17,1—

17.4 устройства значений сигналов с пряма- х выходов триггеров данного или последующего разряда в зависимости от исправного состояния триггера данного или какогс-либо предыдущего разряда.

Первый вход первой группы вхо .ов элемента 2-?И-ИЛИ 7.1 соединен с прямым выходом триггера 6 ° I, а второй вход второй группы входов элемента 2-2ИИЛИ 7.1 соединен с прямым выходом триггера 6.2. Аналогично соединены второй вход первой группы входов и второй вход второй группы входов элемента 2-2И-ИЛИ 7,2, т,е. с прямыми выходами триггеров 6.2 и 6.3 соответственно ° Первый вход первой группы входов и второй вход второй группы входов элемента 2-2И-ИЛИ 7.3 соединены соответственно с прямыми выходами триггеров 6.3 и 6.4, а первый вход первой группы входов и второй вход второй группы входов элемента 2-2ИИЛИ 7.4 соединены соответственно с прямыми выходами триггеров 6.4 и 6.5.

Выходы элементов 2-2И-ИПИ 7.1-7.4 яв-. ляются соответствующими информационными выходами 17.1-17.4 счетчика-делителя.

Элементы И/И-НЕ 8.2-8.4 используются для формирования функций учета исправного (неисправного) состояния триггеров одноименного и всех предыдущих разрядов. На прямом и инверсном выходах элемента И/И-НЕ 8 ° 2 формируются соответственно функции Z.IAZ.2 и

Z.IV Z.2 (где 2.i, имея значение логической единицы, означает исправность соответствующего триггера, а Z.i, имея значение логического нуля, означает неисправность соответствующего триггера). Прямой выход элемента И/ИНЕ 8.2 соединен с первым входом пер-. вой группы входов элемента 2-2И-ИЛИ

7.2, с первым входом элемента И/И-НЕ

8.3 и с вторым входом первой группы входов элемента 2-2И-KIH 10.2, С пер- . вым входом второй группы входов элемента 2-2И-ИЛИ 7.2 и с вторым входом первой группы входов элемента 2-2ИИЛИ 10,2 соединен инверсный выход эле мента И/И-НЕ 8.2.

На прямом и инверсном выходах элемента И/И-НЕ 8.3 соответственно формируются функции 7.. 1hZ.2hZ.3 и Z.1ЧЕ.2

VZ.3, которые учитывают исправное (неисправное) состояние триггеров 6.16.3. Прямой выход элемента И/И-НЕ 8.3 соединен с вторым входом первой груп1529446

10

15 щим образом. пы входов элемента 2-2И-ИЛИ 7.3, с первым входом элемента И/И-НЕ 8.4 и с первым входом первой группы входов элемента 2-2И-ИЛИ 10.3. Инверсный выход элемента И/И-НЕ 8.3 соединен с первым входом второй группы входов элемента 2-2И-ИЛИ 7,3, с первым входом второй -группы входов элемента 2-2И-ИЛИ 10.3 и с первым входом второй группы входов элемента 2-2И-ИЛИ 10.4.

На прямом и инверсном выходах элемента И/И-НЕ 8.4 формируются функции

Z. I/ Z. 2n Z. ЗЛ К. 4 и Z. I V Z. 2 П,. ЗЧУ..4, которые учитывают исправное (неисправное) состояние триггеров 6.1-6.4.

Прямой выход элемента И/И-НЕ 8.4 соединен с вторым входом первой группы входов элемента 2-2И-ИЛИ 7.4 и с входом третьей группы входов элемента 3-2И-HJIH. 9.3. Инверсный выход элемента И/И-НЕ 8.4 соединен с первым входом второй группы входов элемента

2-2И-ИЛИ 7.4.

Элементы 3-2И-ИЛИ 9.1 и 9.3 обеспечивают правильный алгоритм функционирования триггеров 6.2 и 6 ° 4 на их 3 -входах в зависимости от исправности (неисправности) триггеров предыдущих разрядов. Выход элемента 3-2ИИЛИ 9.3 соединен с 3-входом триггера

6.2, а выход элемента 3-2И-ИЛИ 9.3— с 7 --входом триггера 6.4.

Элемент 2-2И-ИЛИ 10.1 предназначен для коммутации синхросигналов с первого 12 или второго 13 синхровхода устройства в зависимости от исправного (неисправного) состояния триггера 6.1. Выход элемента 2-2ИИЛИ 10.1 соединен с С-входом триггера 6.2.

Элемент 2-2И-ИЛИ 10.2 предназначен для коммутации сигнала на 3 -входе триггера 6.3 или с прямого выхода триггера 6.2 (в случае исправности триггеров 6.1 и 6.2), или с инверсного выхода триггера 6.4 (при неисправности одного иэ триггеров 6,1 или 6.2). Выход элемента 2-2И-ИЛИ

lO.2 соединен с 3 -входом триггера

6. 3.

Элемент 2-2И-ИЛИ 10.3 предназначен для коммутации сигнала, поступающего на синхровход триггера 6.4. При исправном состоянии триггеров 6.1-6.3 через элемент 2-2И-ИЛИ 10.3 проходит сигнал с выхода триггера 6 ° 3. При неисправном состоянии одного из триг25

55 геров 6.1-6.3 через элемент 2-2И-ИЛИ

10.3 проходит сигнал с второго синхровхода 13. Выход элемента 2-2И-ИЛИ

10.3 соединен с синхровходом триггера 6,4.

Элемент 2-2И-ИЛИ 10.4 предназначен для коммутации сигнала, поступающего на синхровход резервного триггера

6.5.

При неисправном состоянии одного иэ триггеров 6.1-6.3 через элемент

2-2И-ИЛИ 10.4 проходит сигнал с прямого выхода триггера 6.4. При неисправном состоянии триггера 6.4 через элемент 2-2И-ИЛИ проходит сигнал с прямого выхода триггера 6.3. Выход элемента 2-2И-ИЛИ 10.4 соединен с синхровходом триггера 6.5.

Счетчик-делитель работает следуюДля установки счетчика-делителя в исходное состояние на входы 14 и

15 подаются сигналы логической единицы. При этом все триггеры 6.1-6.5 устанавливаются в нулевое состояние.

Счетчик-делитель работает в трех режимах: деление частоты на 2 и 6; деление частоты на 2, 6 и 12 одновременно и деление частоты на 6 и 3.

Рассматрим подробнее каждый из трех режимов работы счетчика-делителя.

В первом режиме (деление на 2 и 6) при исправном состоянии триггеров 6 ° 16.4 счетчик-делитель работает следующим образом.

На входы 16.1-16.4 подаются сигналы логической единицы. В этом случае единичным разрещающим сигналом открываются следующие логические элементы структуры устройства: — вторая группа входов элемента 2-2И-ИЛИ 10.1; первая группа входов элемента 2-2И-ИЛИ 7.1; первый и второй входы элементов

И/И-НЕ 8.2, 8.3 и 8.4; через соответствующие элементы И/И-НЕ 8.2-8.4 первая группа входов элементов 2-2И-ИЛИ

7.2-7.4; первая группа входов элемента 3-2И-ИЛИ 9.1; вторая группа входов элемента 3-2И-ИЛИ 9 ° 3; вторая . группа входов элемента 2-2И-ИЛИ 10.2; первая группа входов элемента 2-2ИИЛИ 10.3 и третья группа входов элемента 3-2И-ИЛИ 9.3.

Одновременно с этим закрываются следующие логические элементы структуры устройства: вторая группа входов элемента 2-2И-ИЛИ 7.1; первая группа входов элемента 2-2И-ИЛИ 10.1; третья

1529446

В режиме деления частоты следования на 2, 3 и 6 подсчет импульсов производится по следующим логическим 40 цепям: с входа Сl (12) — на синхровход триггера 6.1 (деление на 2); с выхода триггера 6.1 через первую группу входов элемента 2-2И-ИЛИ 7.!в на выход 17.1; с входа С2 (13) через 45 вторую группу входов элемента 2-2ИИЛИ 10.1 — на синхровход триггера 6.2 и с входа С2 (13) — непосредственно на синхровход триггера 6.3. Логику деления на 3 реализуют констРуктивные 50 связи 3-входов триггеров 6.2 и 6.3 с инверсным выходом триггера 6.3 и прямым выходом триггера 6.2 соответственно через соответствующие группы входов элементов 3-2И-ИЛИ 9.1 и 255

2И-ИЛИ 10.2. Сигналы с выходов тригге-. ров 6.2 и 6.3 поступают на одноименные им выходы 17.2 и 17.3 через первые группы входов соответствующих группа входов элемента 3-2И-ИЛИ 9.1; через элементы И/И-HE 8.2-8.4 закрываются соответствующие им вторые группы входов элементов 2-2И-ИЛИ 7,25

7.4; первая группа входов элемента

2-2И-ИЛИ 10 ° 2; вторая группа входов элемента 3-2И-ИЛИ 9.1; первая группа входов элемента 3-2И-ИЛИ 9.3; вторая группа входов элемента 2-2И-ИЛИ 10.3; 10 первая и вторая группы входов элемента

2-2И-ИЛИ 10.4.

В этом случае на выходы 17.1-17.4 через первые группы входов соответствующих элементов 2-2И-ИЛИ 7.1-7.4 поступают сигналы с одноименных триггеров 6.1-6.4. Триггер 6.5 находится в "горячем" резерве. Деление частоты на 2, поступающей на вход

Cl осуществляется триггером 6.1, деление частоты на 3 — триггерами

6.2 и 6.3, так как на Э -вход триг» гера 6.2 через первую группу входов элемента 3-2И-ИЛИ 9.1 поступает сигнал с инверсного выхода триггера 25

6.3; деление частоты на 6 — триггером 6.4, так как на его синхровход через первую группу входов элемента

2-2И-ИЛИ 10.3 поступает сигнал с выхода триггера 6.3. 30

При необходимости деления частоты на 12 выход 17.1 соединяют с входом

С2 (13), в этом случае работа счетчика подчиняется алгоритму функционирования, приведенному в сокращенной таблице истинности. им элементов 2-2И-ИЛИ 7.2 и 7.3 соответственно. Синхронизирующий сигнал триггера 6.4 поступает на его синхровход с выхода триггера 6.3 через первую группу входов элемента 2-2И-ИЛИ

10.3.

Временная диаграмма работы счетчика в этом режиме показана на фиг.2.

При делении частоты следования на

12 выход 17.1 соединяют с входом С2 (13), а не подают изначальную частоту следования параллельно, как это было в первом случае, на оба входа Сl (12) и С2 (13) синхронизации.

Временная диаграмма работы счетчика в этом режиме показана на фиг.3.

Рассмотрим примеры работы предлагаемого счетчика-делителя при отказе . одного иэ основных триггеров 6.1-6.4.

При отказе триггера 6.1 на соответствующий ему управляющий вход

16.1 подается сигнал логического нуля, а на входы 16.2-16.4 — сигналы логической единицы. При этом сигнал логической единицы на выходе элемента НЕ 11.1 открывает первую группу входов элемента 2-2И-ИЛИ 10.1 для прохождения на синхровход триггера

6.2 сигнала с входа С! (12), открывает третью группу входов элемента

3-2И-ИЛИ 9.1,что равносильно постоянно незадействованному 3 -входу триггера 6.2, а также вторую группу входов элемента 2-2И-ИЛИ 7.1, т.е. коммутирует выход триггера 6.2 на выход 17.1 счетчика-делителя.

Кроме этого, сигнал логической единицы формируется на инверсном выходе элемента И/И-НЕ 8.2, что приводит к последовательному открытию вторых групп входов соответствующих элементов 2-2И-ИЛИ 7.2-7.4, то есть коммутации выходов триггеров 6.3 на выход !7.2, триггеров 6.4 — на выход

17.3 и триггера 6.5 — на выход 17.4.

Одновременно с этим открываются первая группа входов элемента 2-2И-ИЛИ

l0.2 — для прохождения íà 3 --вход триггера 6.2 сигнала с инверсного выхода триггера 6.4; вторая группа входов элемента 2-2И-ИЛИ 10.3 - для прохождения на синхровход триггера 6.4 сигнала с входа С2 (13); вторая группа входов элемента 2-2И-KIH 10.4— для прохождения на синхровход триггера 6.5 сигнала с выхода триггера

6.4.

)529446

Нулевой потенциал с входа 16.1

sакрывает следующие логические элементы структуры предлагаемого счетчикаделителя: вторую группу входов элемента 2-2И-ИЛИ 10.1 — для запрещения поступления на синхровход триггера 6.2 сигналов с входа С2 {13); первую группу входов элемента 2-2И-ИЛИ

7.1 — для запрещения прокождения на 10 выход 17.1 сигналов с неисправного триггера 6.1 и закрывает элемент И/ИНЕ 8.2, что приводит к смене состояний логических сигналов на его прямом и инверсном выходах, а следовательно, 15 на выходах элементов И/И-НЕ 8.3 и 8.4.

Нулевые логические сигналы с прямых выходов элементов И/И-НЕ 8.2-8.4 закрывают.первые группы входов соответствующих им элемептов 2-2И-ИЛИ 7.2- . 20

7.4, запрещая тем самым поступление на выходы 17.2-17.4 сигналов с выходов одноименных им триггеров 6.2-6.4.

Кроме того, нулевой потенциал с прямого выхода элемекта И/И-НЕ 8.2 закры вает группу входов элемента 2-2И-ИЛИ

10.2, запрещая тем самым прохождение сигнала с выхода триггера 6.2 на

3-вход триггера 6.3. Аналогично, сигнал с прямого выхода элемента 30

И/И-НЕ 8.3 закрывает первую группу входов элемента 2-2И-ИЛИ 10.3, запрещая тем самым прохождение сигнала с прямого выхода триггера 6.3 на синхровход триггера 6.4 ° Нулевой потенциал с прямого выхода элемента

И/И-НЕ 8.4 закрывает третью группу входов элемента 3-2И-ИЛИ 9.3, что равносильно незадействованному 1-входу триггера 6.4. 40

Таким образом, при подаче на входы 16.1-16.4 сигналов настроечной функции 0111 предлагаемый счетчик автоматически производит реконфигурацию своей логическлй структуры так, 45 что триггер 6.1 отключается и замещается триггером 6.2, вместо которого подключается триггер 6.3, триггер

6.3 замещается триггером 6.4, а триггер 6.4 — триггером 6.5. Выходы счет- 50 чика остаются неиэменеными.

В случае неисправности триггера

6.2 на управляющие входы 16.1-16.4 подаются сигналы настроечной функции

10ll. При этом триггер 6.2 отключает- 55 ся,вместо него подключается триггер

6,3; триггер 6.3 замещается триггером

6,4, а триггер 6.4 — триггером 6.5.

Триггер 6.1 остается подключенным к выходу 17. 1. Таким образом, при по-даче на управляющие входы 16.1-16.4 сигналов настроечной функции 1011

II 11 производится вытеснение триггера

6.2 из логической структуры предлагаемого счетчика-делителя.

Аналогичное вытеснение происходит при неисправности триггеров 6.3 и

6.4, то есть при подаче на управляющие входы 16.1-16.4 сигналов настроечной функции 1101 и 1110.

Рассмотрим порядок подсчета импульсов при неисправном триггере 6.3.

В этом случае на управляющие входы

16.1-16,4 необходимо подать сигналы настроечной функции 1101. При этом открыты следующие логические элементы: первые группы входов элементов 2-2ИИЛИ 7.1 и 7.2, вторые группы входов элементов 2-2И-ИЛИ 7.3 и 7.4, вторые группы входов элементов 2-2И-ИЛИ

10.1 и 10.2, вторая группа входов. элемента 3-2И-ИЛИ 9.1, первая группа входов элемента 3-2И-ИЛИ 9.3, вторые группы входов элементов 2-2И-ИЛИ 10,3 и 10.4.

Следовательно, при подсчете импульсов в предлагаемом счетчике-делителе функционируют следующие логические цепи: с входа Сl (12) — на синхровход триггера 6.1; с входа С2 (13) через вторую группу входов элемента 2-2И-ИЛИ 10.1 — на синхровход триггера 6.2 и через вторую группу входов элемента 2-2И-ИЛИ 10.3 на синхровход триггера 6.4, который заместил в данном случае триггер 6.3.

На выход 17.1 поступают сигналы с выхода триггера 6.1 на выход 17.2 с выхода триггера 6 ° 2, на выход 17.3 с выхода триггера 6.4 и на выход

17.4 — с выхода триггера 6.5. Таким образом, триггер 6.3 "вытеснен" из логической структуры предлагаемого счетчика-делителя.

Формула изобретения

Счетчик-делитель, содержащий четыре триггера — по одному в каждом pasряде и элемент И-НЕ, первый синхровход счетчика-делителя соединен с

С-входом триггера первого разряда, первый и второй входы установки в

"0" счетчика-делителя соединены соответственно с первым и вторым входами элемента И-НЕ, выход которого соединен с R-входами триггеров каждого

11 152 разряда, отличающийся тем, что, с целью повьппения ремонтопригодности, в него введен резервный триггер, который образует резервный разряд, а каждый разряд, кроме второго и резервного, дополнительно содержит элемент НЕ, первый и второй элементы 2-2И-ИЛИ, разряды, кроме первого и резервного, дополнительно содержат элемент И/И-НЕ, а первый и третий разряды — элемент 3-2И-KIN, причем первый синхровход счетчика-делителя дополнительно соединен с вторым входом первой группы входов второго элемента 2-2И-ИЛИ первого разряда, выход элемента И-НЕ счетчика-дели= теля соединен с R-входом триггера резервного разряда, вход разрешения работы первого разряда соединен с входом элемента НЕ, с вторым входом первой группы входов первого элемента

2-2И-ИЛИ, с первым входом второй группы входов второго элемента 2-2ИИЛИ одноименного разряда и с первым входом элемента И/И-НЕ второго разряда, второй вход которого соединен с входом разрешения работы одноименного разряда, вход разрешения работы третьего разряда соединен с входом элемента НЕ, с вторым входом элемента

И/И-НЕ, с вторым входом второй группы входов элемента. 3-2И-ИЛИ одноименного разряда и с первь!м входом первой группы входов элемента 3-2И-ИЛИ первого разряда, вход разрешения работы четвертого разряда — с вторым входом элемента И/И-НЕ и с входом элемента

НЕ одноименного разряда, выход которого соединен-с вторым входом первой группы входов второго элемента

2-2И-ИЛИ четвертого разряда, выход элемента НЕ первого разряда соединен с первым входом первой группы входов второго элемента 2-2И-ИЛИ, с входом третьей группы входов элемента 3-2И-ИЛИ и с первым входом второй группы входов первого элемента 2-2И-ИЛИ одноименного разряда, выход элемента НЕ третьего разряда соединен с вторым входом первой груп" пы входов элемента 3-2И-ИЛИ одноименного разряда и с вторым входом второй группы входов элемента 3-2И-ИЛИ первого разряда, второй синхровход счетчика-делителя соединен с вторыми входами вторых групп входов элементов

2-2И-ИЛИ первого и третьего разрядов и с синхровходом триггера третьего

9446 !2

pаэряда, прякой выход триггера перВого разряда соединен с первым входом первой группы входов первого элемента 2-2И-ИЛИ одноименного разряда, прямой выход триггера второго разряда — с вторыми входами первой группы входов первого и второй группы входов второго элементов 2-2И-ИЛИ одноименного разряда, а также с вторым входом второй группы входов первого элемента 2"2И-ИЛИ первого разряда и с перВым входом первой группы входов элемента 3-2И-ИЛИ третьего разряда, прямой выход триггера третьего разряда — с вторым входом первой группы входов второго элемента 2-2И-ИЛИ, с первым входом второй группы входов элемента 3-2И-ИЛИ и с первым входом

20 первой группы входов первого элемента 2-2И-ИЛИ одноименного разряда, а также с вторым входом второй группы входов первого элемента 2-2И-ИЛИ второго разряда и с первым входом IIep

25 вой группы входов второго элемента

2-2И-ИЛИ четвертого разряда, прямой выход триггера четвертого раэряда— с вторым входом второй группы входов второго и с первым входом первой

30 группы входов первого элементов

2-2И-ИЛИ одноименного разряда, а также с вторым входом второй группы входов первого элемента 2-2И-ИЛИ третьего разряда, инверсный выход триггера третьего разряда соединен с вторым входом первой группы входов элемента 3-2И-ИЛИ первого разряда, инверсный выход триггера четвертого разряда — с первым входом первой

4О группы входов второго элемента 2-2ИИЛИ второго разряда и с первым входом второй группы входов элемента

3-2И-ИЛИ первого разряда, прямой вы-.. ход триггера резервного разряда сое4 динен с BTopbIM ВхОдОм ВтдрОЙ Группы входов первого элемента 2-2И-ИЛИ четвертого разряда, выход элемента

3-2И-ИЛИ первого разряда соединен с ! -входом триггера второГО разряда, о синхровход которого соединен с выхо;, Ф дом второго элемента 2-2И-ИЛИ первого разряда> прямой выход элемента

И/И-НЕ второго разряда — с первым входом первой группы входов первого и с первым входом второй группы входов второго элементов 2-2И-ИЛИ. одноименного разряда, а также с первым входом элемента И/И-НЕ третьего разряда, инверсный выход элемента

13

1529446

Выходы

17.3 17.2

Выходы

7.3 17.2 17

Счет

Счет

17,4 1 .1

17.4 17. 1

0 0 0 0 0 6 1 0 0 0

1 0 0 0 1 7 1 0 0 1

2 0 0 l 0 8 1 0 1 0

3 0 0 1 1 9 1 0 1 i

4 0 1 0 0 10 1 1 0 0

5 0 1 0 1 ll 1 1 0 1

И/И-НЕ второго разряда соединен с первым входом второй группы входом первого и с вторым входом первой группы входов второго элементов

2-2И-ИЛИ одноименного разряда, выход второго элемента 2-2И-ИЛИ второго разряда соединен с 3 -входом триггера третьего разряда, прямой выход элемента И/И-НЕ третьего разряда соединен с вторым входом первой группы входов первого и с первым входом первой группы входов второго элементов

2-2И-ИЛИ одноименного разряда, а также с первым входом элемента И/И-НЕ четвертого разряда, инверсный выход элемента И/И-HE третьего разряда— с первым входом вторых групп входов первого и второго элементов 2-2И-ИЛИ одноименного разряда, а также с первым входом второй группы входов второго элемента 2-2И-ИЛИ четвертого разряда, прямой выход элемента И/И-НЕ четвертого разряда — с вторым входом первой группы входов первого элемента

2-2И-ИЛИ одноименного разряда и с входом третьей группы входов элемента 3-2И-ИЛИ третьего разряда, инверсный выход элемента И/И-НЕ четвертого разряда — с первым входом второй группы входов первого элемента 2-2ИИЛИ одноименного разряда, выход элемента 3-2И-ИЛИ третьего разряда — с

3-входом триггера четвертого разряда, синхровход которого соединен с выходом второго элемента 2-2И-ИЛИ третьего разряда, выход второго элемента

2-2И-ИЛИ четвертого разряда — с синхровходом триггера резервного разряда, выходы первых элементов 2-2И-ИЛИ каждого разряда являются соответствующими информационными выходами счетчикадепителя.

1529446

Составитель О,Скворцов

Техред М.Дидык КорректорМ.Максимишииец

Редактор А.Маковская

Заказ 7760/56 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ CCCP

113035, Москва, Ж-35, Раушская наб., д. 4/5 г

Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101