Декадный счетчик для семисегментных индикаторов

 

ДЕКАДНЫЙ СЧЕТЧИК ДЛЯ СЕМИСЕГМЕНТНЫХ ИНДИКАТОРОВ, содержащий десятичный счетчик на триггерах и первом, втором и третьем логических элементах, дешифратор, имеющий в своем составе инвертор и четвертый , пятый, шестой, седьмой, восьмой , девятый логические элементы, выходы дещифратора соединены с выходами а ,b,c,j,e,f, устройства , прямой выход первого триггера подключен к первым входам первого и второго логических элементов, прямой выход второго триггера соединен с вторым входом второго и первым входом третьего логических элементов, второй вход третьего логического элемента подключен к инверсному выходу третьего триггера, прямой выход которого соединен с первым входом четвертого логического элемента, прямой выход второго триггера подключен к второму входу четвертого и первому входу пятого логических элементов, прямой выход четвертого триггера соединен с первым входом шестого логического элемента , выходы седьмого, восьмого и девятого логических элементов подключены к выходам устройства, о тличающийся тем, что, с целью повышения надежности в работе и снижения потребляемой мощности за счет сокращения количества элементов в устройстве, в него введены десятый, одиннадцатый, двенадцатый и тринадцатый логические элементы, триггеры вьтолнены в виде IK-триггеров, тактовые входы которых подключены к входу устройства, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятьй и одиннадцатый логические элементы выполнены в виде логических элеменг тов И, двенадцатый и тринадцатый логические элементы выполнены в ви (Л де логических элементов ИЛИ, 1-вход первого триггера подключен к шине логической единицы, его прямой выход соединен с I- и К-входами второго триггера и подключен к первым входам восьмого и одиннадцатого логических элементов, инверсный выход первого триггера через инвертор соединен с выходом fi устройстт ва и подключен к первому входу девятого логического элемента, выход которого соединен с выходу -С устройства, а второй вход подключен , к выходу двенадцатого логического элемента и к .выходу f устройства, инверсный выход второго триггера соединен с К-входом третьего триггера с вторым входом восьмого логического элемента и с первым входом десятого логического элемента, выход которого подключен к выходу устройства и второму входу одиннадцатого логического элемента, выход которого соединен с первым входом двенадцатого логического элемента.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (! 9) (11) (51>4 Н 03 K 23/48, 21/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3644545/24-21 (22) 19.09.83 (46) 07.08.85. Бюл. Ф 29 (72) В.И. Мяснов (53) 621. 374. 32 (088. 8) (56) Титце У., Шенк К. Полупроводниковая схемотехника. M. "Мир", 1982, с. 353, рис. 20.13.

Авторское свидетельство СССР

Р 544134, кл. Н 03 К 23/02, 1975. (54)(57) ДЕКАДНЫЙ СЧЕТЧИК ДЛЯ СЕМИСЕГМЕНТНЫХ ИНДИКАТОРОВ, содержащий десятичный счетчик на триггерах и первом, втором и третьем логических элементах, дешифратор, имеющий в своем составе инвертор и четвертый, пятый, шестой, седьмой, восьмой, девятый логические элементы, выходы дешифратора соединены с выходами а, Ь, c, J, е, f, ) устройства, прямой выход первого триггера подключен к первым входам первого и второго логических элементов, прямой выход второго триггера соединен с вторым входом второго и первым входом третьего логических элементов, второй вход третьего логического элемента подключен к инверсному выходу третьего триггера, прямой выход которого соединен с первым входом четвертого логического элемента, прямой выход второго триггера подключен к второму входу четвертого и первому входу пятого логических элементов, прямой выход четвертого триггера соединен с первым входом шестого логического элемента, выходы седьмого, восьмого и девятого логических элементов подключены к выходам устройства, о тл и ч а ю шийся тем, что, с целью повышения надежности в работе и снижения потребляемой мощности за счет сокращения количества элементов в устройстве, в него введены десятый, одиннадцатый, двенадцатый и тринадцатый логические элементы, триггеры выполнены в виде IK-триггеров, тактовые входы которых подключены к входу устройства, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый логические элементы выполнены в виде логических элементовв И, двенадцатый и тринадцатый логические элементы выполнены в виде логических элементов ИЛИ, I-вход первого триггера подключен к шине логической единицы, его прямой выход соединен с I- и К-входами второго триггера и подключен к первым входам восьмого и одиннадцатого логических элементов, инверсный выход первого триггера через инвертор соединен с выходом устройст-, ва и подключен к первому входу девятого логического элемента, выход которого соединен с выходом С устройства, а второй вход подключен ,к выходу двенадцатого логического элемента и к выходу f устройства, -инверсный выход второго триггера соединен с К-входом третьего триггера с вторым входом восьмого логического элемента и с первым входом десятого логического элемента, выход которого подключен к выходу 9 устройства и второму входу одиннадцатого логического элемента, выход которого соединен с первым входом двенадцатого логического элемента, 11 второй вход которого подключен к вы- ходу четвертого логического элемента, прямой выход третьего триггера соединен с вторым входом шестого логического элемента, выход которого подключен к первому входу тринадцатого логического элемента, второй вход которого соединен с выходом пятого логического элемента, а выход подключен к выходу b устройства, инверсный выход третьего триггера соединен с вторыми входами десятого и пятого логических элементов и с

К-входом первого триггера, инверсный выход четвертого триггера соеI

72005 динен с вторым входом первого логического элемента, третьим входом пятого логического элемента и первым входом седьмого логического элемента, выход которого подключен к выходу а устройства, а второй вход .соединен с выходом восьмого логического элемента и подключен к выходу г устройства, причем выход первого логического элемента подключен к I âõîäó третьего триггера, выход второго логического элемента — к

К-входу четвертого триггера и выход третьего логического элемента — к

I-входу четвертого триггера.

Изобретение относится к импульсной технике и может быть использовано в вычислительных и измеритеЛьных устройствах.

Цель изобретения — повышение надежности в работе и снижение потребляемой мощности за счет сокращения количества элементов в устройстве.

На фиг. 1 представлена функцио- 10 нальная схема устройства; на фиг. 2 временные диаграммы, поясняющие его работу.

Устройство содержит счетчик, выполненный на первом 1, втором 2, 15 третьем 3, четвертом 4 IK-триггерах, первом 5, втором 6, третьем 7 элементах И, и дешифратор, имеющий в своем составе четвертый 8, пятый

9, шестой 10, седьмой 11, восьмой 20

12, девятый 13, десятый 14, одиннадцатый 15 логчческие элементы И, двенадцатый 16, тринадцатый 17 логические элементы ИЛИ и инвертор 18.

Тактовые входы всех триггеров 25 соединены с входом устройсгва, I-вход первого триггера подключен к шине логической единицы, его прямой выход соединен с I- и К-входами второго триггера и подключен к первым входам первого 5, второго 6, восьмого 12 и одиннадцатого 15 логических элементов И. Инверсный выход первого триггера через инвер- . тор 18 соединен с выходом е устройства и с первым входом девятого 13 логического элемента И. Прямой выход второго триггера 2 соединен с первым . входом третьего 7, вторым входом второго 6, первым входом пятого 9 и вторым входом четвертого 8 логического элементов И.

Инверсный выход второго триггера соединен с К-входом третьего триггера, с первым входом десятого 14 и вторым;входом восьмого 12 логических элементов И. Прямой выход третьего триггера подключен к первому входу четвертого 8 и второму входу шестого 10 логических элементов И. Инверсный выход третьего триггера сое-. динен с К-входом первого триггера, вторыми входами третьего 7, пятого

9 и десятого 14 логических элементов И.

Прямой выход четвертого 4 триггера подключен к первому входу шестого 10 логического элемента И, выход которого соединен с первым входом тринадцатого 17 логического элемента ИЛИ, выход которого подключен к выходу устройства, а второй вход соединен с выходом пятого 9 логического элемента И. Инверсный выход четвертого 4 триггера соединен с вторым входом первого 5 логического элемента И, первым входом седьмого

11 и третьим входом пятого 9 логических элементов И. Выход десятого

14 логического элемента И соединен с выходом устройства и с вторым входом одиннадцатого 15 .гогического

1172005 элемента И, выход которого подключен к первому входу двенадцатого

16 логического элемента ИЛИ, выход которого соединен с выходом 4 устройства и с вторым входом девятого 13 логического элемента И, выход которого подключен к выходу С устройства. Выход восьмого 12 логического элемента И соединен с выходом устрой= ства и с вторым входом седьмого 11 1р логического элемента И, выход которого подключен к выходу g устройства. }-вход третьего 3, К-вход четвертого 4 и -вход четвертого триггеров соединены соответственно с 15 выходами первого 5, второго 6 и третьего 7 логических элементов И.

Предполагается, что выходы 0, Ъ

С, j, e, f, соединены с одноименными сегментами семиэлементного индикатора.

Работа синхронного суммирующего одноразрядного двоичнодесятичного счетчика на IK-триггерах с выходом на семиэлементную индикацию полностью25 описывается уравнениями для I — и

К1-входов его триггеров и поясняется диаграммами. Поэтому рассмотрим состояния схемы в исходном положении и после поступления на ее вход двух первых считаемых импульсов. !

В исходном положении триггеры

1 — 4 устанавливаются в нулевое состояние по цепи сигнала "Сброс". В этом случае (диаграммы на фиг. 2)

Itp«фъ «pft О «ptt .. tp«

«1ff 0 «111 Я 3 <4

На основании логических уравнений для I и К -входов получают

I = «1« I = ttP» I = «0» Z »0«4P

2 Ф Э у 4

tt1«K Ilp«K «1» K «ptt

У 2= 1= Ф 4.

При этом на выходе дешифратора

5 сформированы сигналы

g «p«} 10«С «01 }

Ф t Ф е = «о« f = «о« 45

Э У

Поэтому на индикаторе высвечивается цифра «0«.

Поскольку IK-триггер при I=«10« и К = «0« не изменяет своего состояния, при I = «1« и К = «1« переключается в противоположное состояние при I = «1« и К = «0« переключается в состояние логической единицы и при

I = «0« и К = «1« переключается в состояние логического нуля, то по поступлении в схему первого считаемого импульса, так как I<= «1", триггер 1, на выходе которого формируется логическая функция }1, переключится в состояние логической единицы, а остальные триггеры 2 — 4

Ф остаются в состоянии логического нуля. Состояния выходов при этом равны:

«1 1 О IIP«О tlPtt 0 0

1 1 2 4« — — 1 < - 1

Состояние входов триггеров при этом следующие..

«1«Z «1«p Z «111 Z «p«

It f«

1 2 3

На выходах дешифратора появляются сигналы

g= «1«Ъ= -0«с= «0«} =

f = «1« "= «1« = «1« а

;и на индикаторе высвечивается цифра

При поступлении на вход схемы второго считаемого импульса триггер 1 возвращается в нулевое состояние, триггеры 2 и 3, на выходах которых формируются логические

Функции 02и ОЗ, соответствЕнно переключатся в состояние логической единицы, а триггер 4, на выходе которого формируется логическая функция 0, остается в нулевом состоянии (диаграммы на фиг. 2).

Состояния выходов следующие:

Π— 1 Π— 0« 0 — «P« О

3=

На выходе дешифратора появятся сигналыд= «0«Ъ= lip«с = «1«j = «О«

1 t У У

8 = «О",2=«1", ) = «О", под действием которых на индикаторе сформируется цифра «2«.

Рассуждая аналогичным образом, получим и все остальные состояния схемы (диаграммы на фиг. 2).

Дешифратор 5 для предлагаемой схемы построен в соответствии с логическими выражениями а = (1,4) = q,О20, = а О ;

Ъ = (5,6) = q n q v q,04 с= (2) =5f д = (1,4,7) = О,О, — (1,3,4,5,7,9) = 1} = (Э,1,7) =ОО.

1172005

0 1 2 У 4 f 8 7 8 У Ю

Щиг. Г

Составитель П. Смирнов

Редактор Аг. Шандор Техред А.Кикемезей Корректор Л.. Пилипенко

Заказ 4917/52 Тираж 872 Подиисаое

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4