Преобразователь последовательного кода в параллельный

Авторы патента:

H03M7 - Преобразование кода, в котором информация представлена заданной последовательностью цифр или числом, в код, где та же информация представлена последовательностью цифр или числом, отличными от заданных

Изобретение относится к вычислительной технике и может быть использовано при построении преобразователей в устройствах сопряжения ЭВМ с двухпроводными каналами связи. Изобретение позволяет упростить конструкцию преобразователя и, кроме того, устранить искажение информации на его выходе, вызванное задержкой фронта сигнала на втором входе преобразователя относительно спада сигнала на его первом входе, чем обеспечивается повышение достоверности работы преобразователя. Преобразователь последовательного кода в параллельный содержит генератор 1 импульсов, элемент НЕ 2, счетчик 3 импульсов, три триггера 4, 6 и 8, элемент И 5 и регистра 7 сдвига. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (50 4 Н 03 М 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMV СВИДЕТЕЛЬСТВУ

Фиг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbfTHAM

ПРИ ГКНТ СССР (21) 4399377/24-24 (22) 28.03.88 (46) 23.10.89. Бюл. У 39 (72) В.Д.Герасичкин, В.М.Домнин и Н.П,Пузеев (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 924696, кл. Н 03 M 7/00, 1982.

Авторское свидетельство СССР

У 1159164, кл. Н 03 М 7/00, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ (57) Изобретение относится к вычислительной технике и может быть использовано при построении преобраэовате„„SU„„1517136 А1

2 лей в устройствах сопряжения ЭВМ с двухпроводными каналами связи. Изобретение позволяет упростить конструкцию преобразователя и, кроме того, устранить искажение информации на его выходе, вызванное задержкой фронта сигнала на втором входе преобразователя относительно спада сигнала на его первом входе, чем обеспечивается повышение достоверности работы преобразователя. Преобразователь последовательного кода в параллельный содержит генератор 1 импульсов, элемент

HE 2, счетчик 3 импульсов, три триггера 4,6 и 8, элемент И 5 и регистр 7 сдвига. 2 ил.

1517136

Изобретение относится к вычисли" тельной технике и может быть использовано при построении преобразователей в устройствах еопряжения ЭВМ с двухпроводными каналами связи.

Целью изобретения является упрощение преобразователя и повышение достоверности его работы.

IIa фиг.1 представлена блок-схема преобразователя; на фиг.2 вЂ” временные диаграммы, поясняющие работу преобразователя.

Преобразователь последовательного кода в параллельный содержит генера- f5 тор 1. импульсов, элемент НЕ 2, счетчик 3 импульсов, первый триггер 4, элемент И 5, второй триггер 6, регистр 7 сдвига, третий триггер 8 и имеет первый 9 и второй 10 информаци- 2р онные и установочные 11 входы, а также информационный 12 и управляющий 13 выходы.

На фиг.2 обозначены: а вЂ” сигнал, поступающий на преобразователь с двух.25 проводного канала связи; б вЂ” сигнал на входе 9; в - сигнал на входе 10;

r вЂ” сигнал на выходе генератора 1; дсигнал на выходе триггера 4; е вЂ” сигнал па выходе триггера 8; ж - сигнал на выходе элемента И 5; з вЂ” сигнал на выходе триггера 6.

Преобразователь последовательного кода в параллельный работает следук . щим образом.

Информационный бит передается за

35 время, равное 4Т и кодируется следующим образом: "1" как последовательность| (+U, -U, О), "0" как последовательность (-П,+Ы,О) . Информация следу.40 е т последов ательно бит з а битом по одиннадцать бит в каждой информационной посылке. 11-битные информацион ные посылки разделяют время не менее 8Т . 45

При включении питания преобразователь устанавливается в исходное состояние, которое определяется обнулением 11-разрядного счетчика 3 и установкой триггера 6 в "1" через триггер 4 и элемент И 5 сигналом по входу 11. На информационных входах 9 и 10 сигналы отсутствуют.

Если первым появляется информационный сигнал на входе 9, то он записывает исходное единичное состояние триггера б в регистр 7, а также поступает на П вЂ выхо триггеров 4 и 8, которые по синхросигналам от генератора 1, формирующего сигнала типа меандр с периодом следования импульсов не более 2/3 Т устанавливаются в единичное состояние. Так как выходы триггеров 4 и 8 соединены с S-входом триггера 6 через элемент И 5,то срабатывание хотя бы одного из триггеров 8 и 4 обеспечивает сохранение исходного единичного состояния триггера 6.

Появившийся на втором информационном входе 10 сигнал вслед за сигнаI лом на первом входе 9 не может вывести триггер 6 из исходного единичного состояния, так как на приоритетный вход (S-вход) триггера 6 воздействует сигнал с выхода элемента И 5.

Если первым появляется сигнал на втором входе 1О, то он устанавливает триггер 6 в нулевое состояние. Сигнал, появившийся на первом входе 9, записывает нуль с выхода триггера 6 в регистр 7, а затем этим же сигналом через триггеры 4 и 8 и элемент

И 5 триггер 6 устанавливается в исходное единичное состояние. С выхода элемента И 5 сигнал в это время поступает на счетный вход 11-разрядного счетчика 3, состояние которого увеличивается на единицу.

Задержка срабатывания триггеров 4 и 8 и элемента И 5 не приводит к опрокидыванию триггера 6 .из нулевого состояния в единичное сигналом, появившимся на первом входе 9, прежде, Чем этим сигналом нулевое состояние триггера 6 не будет записано в регистр 7.

Прием информационного бита завершается отсутствием сигналов на первом 9 и втором 10 входах устройства в течение времени не менее 2T> . 3a это время триггеры 4 и 8 установятся в исходное состояние и через элемент

И 5 разрешат работу триггера 6, сохраняя на его выходе "1".

Если сигнал вновь появляется на первом входе 9, процедура обработки и записи информации в регистр 7 повторяется.

При состоянии счетчика 3, равном одиннадцати, на его выходе появляется сигнал, означающий, что в сдвиговый регистр 7 поступило 11 информационных бит, а сам счетчик 3 обнуляется.

1517

Преобразователь готов к приему очередной 11-битной информационной посылки °

1 т, 8 г

I I

1 1

Фиг.2

Составитель Б.Ходов

Техред Л,Олийнык

Редактор И.ПIмакова

Корректор Э.Лончакг ва

Заказ 6400/56 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

5 формул а изобретения

Преобразователь последовательного кода в параллельный, содержащий генератор импульсов, элемент НЕ, счетчик импульсов, выход которого является Ið управляющим выходом преобразователя, первый триггер, инвертирующий выход которого соединен с первым входом элемента И, выход которого соединен с S-входом второго триггера, выход 15 которого соединен с D-входом регистра сдвига, выходы которого являются информационным выходом преобразователя, отличающийся тем, что, с целью упрощения преобраэова- 20

136 6 теля и повышения достоверности его работы, в него введен третий триггер, инвертируиций выход которого соецинен с вторым входом элемента И, выход генератора импульсов соединен непосредственно с С-входом первого триггера и через элемент НЕ с С-входом третьего триггера, вход записи регистра сдвига объединен с D-входами первого и третьего триггеров и является первым информационным входом преобразователя, С-вход второго триггера является вторым информационным входом преобразователя, счетный вход счетчика импульсов подключен к выходу элемента И, R-вход счетчика импульсов объединен с S-входом первого триггера и является установочным входом преобразователя.

Изобретение относится к вычислительной технике и может быть использовано при создании преобразователей информации, входящих в состав аппаратуры сопряжения цифровых устройств с полудуплексными двухпроводными каналами связи

Преобразователь двоично-десятичного кода в код семисегментного индикатора // 1515371

Изобретение относится к вычислительной технике и может использоваться в информационно-измерительных системах

Устройство для контроля парафазных сигналов // 1510098

Изобретение относится к автоматике, а именно к технической диагностике, и может быть использовано для проверки правильности функционирования дискретных объектов автоматики и вычислительной техники, сигналы на выходах которых могут быть представлены в парафазном виде

Устройство для преобразования непозиционного кода в позиционный код // 1510097

Изобретение относится к вычислительной технике и предназначено для использования в быстродействующих вычислительных устройствах, функционирующих в модулярной системе счисления, для реализации различных немодульных операций, таких, как деление, умножение дробей, масштабирование, перевод чисел в двоичную систему счисления, а также в системах цифровой обработки сигналов, включая позиционные, для масштабирования чисел вместе с преобразованием результата масштабирования в позиционный код

Устройство для приема и передачи информации // 1510095

Изобретение относится к вычислительной технике и может быть использовано в цифровых устройствах и системах обработки данных при организации интерфейса

Устройство для приведения @ -кодов фибоначчи к нормальной форме // 1508351

Изобретение относится к автоматике и вычислительной технике и может быть использовано в специализированных вычислительных машинах повышенной надежности и живучести

Дельта-модулятор // 1508350

Изобретение относится к автоматике и вычислительной технике и является усовершенствованием устройства по авт.св

Устройство для преобразования статистической структуры икм- сигнала // 1501281

Изобретение относится к вычислительной технике и технике связи

Устройство для преобразования числа из системы остаточных классов в позиционный код // 1501280

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах, работающих в системе остаточных классов

Преобразователь кодов // 1501279

Изобретение относится к автоматике информационно-измерительной и вычислительной технике и может быть использовано при преобразовании кода с основанием √2 в двоичный код, а также при вычислении ряда элементарных функций

Способ и устройство сжатия информации для декодирования, совместимого с семейством телевизионных сигналов с возрастающими разрешающими способностями // 2107406

Способы фрагментирования, анализа структуры и сжатия потока импульсно-сигнальной информации и устройство для их реализации // 2108665

Устройство для формирования остатка по модулю от числа // 2110147

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Сжиматель выделяемых символов в двоичной комбинации // 2110832

Изобретение относится к цифровой связи и может быть использовано в выделителях канальных цифровых сигналов для поеобразования структуры двоичной комбинации сжатием выделяемых символов

Устройство для выдачи сжатого видеосигнала (варианты) // 2115261

Способ и устройство кодирования и декодирования данных // 2117388

Изобретение относится к системам уплотнения и разуплотнения данных, в частности к способу и устройству параллельного кодирования и декодирования данных в системах уплотнения-разуплотнения

Телевизионная система для преобразования сжатых данных, представляющих изображения и размещенных в блоках, в несжатые данные и система для обработки сжатых видеоданных, передаваемых в виде блоков // 2119269

Изобретение относится к системам маскировки видеоданных, которые теряются в процессе передачи

Способ и устройство сжатия символов, стохастический кодер (варианты) // 2125765

Изобретение относится к области сжатия изображения, в частности к сжатию палитризованных изображений с использованием статистического кодера, а также с использованием параллельного статистического кодера

Аккордный шифратор // 2134444

Изобретение относится к автоматике и вычислительной технике, в частности, может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики

Аккордный шифратор // 2134445

Изобретение относится к автоматике и вычислительной технике, в частности может быть использовано в системах обработки информации при реализации технических средств цифровых, вычислительных машин и дискретной автоматики