Преобразователь кодов
Изобретение относится к автоматике информационно-измерительной и вычислительной технике и может быть использовано при преобразовании кода с основанием √2 в двоичный код, а также при вычислении ряда элементарных функций. Целью изобретения является расширение класса решаемых задач за счет обеспечения возможности преобразования кодов с основанием √2 в двоичный код. Поставленная цель достигается за счет того, что в преобразователь кодов, содержащий регистр 1, коммутатор 3 и накапливающий сумматор 4, дополнительно введен умножитель 2, входы множителя которого соединены с выходами четной группы разрядов регистра 1. 1 ил., 1 табл.
А1
СОЮЗ СЭВЕТСНИХ
СОЦИАЛИСТ ИЧЕСНИХ
РЕСПУБЛИК (!9! (1!! (5IJ 4 Н 03 М 1/12
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГННТ СССР
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4398774/24-24 (22) 28,02.88 (46) 15,08.89. Бюл. В 30 (71) Специальное конструкторскоtl It технологическое бюро Модуль Винницкого политехнического института (72) В.А,Лужецкий, Н.A.Êâèòêà, И.E. Тютюников и С.В.Кишко (53) 681,325(088.8) (56) Авторское свидетельство СССР
NI 1300640, кл. Н 03 М 7/ 12, 1987.
Авторское свидетельство СССР
Ф 1283979, кл. Н 03 М 7/ 12, 1981. (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ (57) Изобретение относится к автома тике, информационно-измерительной и вычислительной технике и может быть использовано при преобразовании кода с основанием W2 в двоичный код, а также прн вычислении ряда элементарных функций. Целью изобретения является расширение класса решаемых задач эа счет обеспечения возможности преобразовання кодов с основанием 1 2 в двоичныи,код, Поставленная цель достигается 3а счет того, что в преобразователь кодов, содержащий регистр 1, коммутатор 3 и накапливающий сумматор 4, дополнительно введен умножитель 2,- входы множителя которого соединены с выходами четной труппы разрядов регист- 3 ра 1 1 ил 1 таб л
1л0
1279 4 раэрялньн. двоичные коды и,таким об10
10011101
1010! .01101
1110.0001
10101. 0001
Вес разрядов кода с основанием
К2 составляет последовательность степеней основания
166, 16, 8Е2, 8, 4Р2 4, 2 i, 2, IÃ2, 1. (2) 35
Иэ последовательности (2) следует, что четные степени являются весами разрядов двоичного кода, а нечетные — весами двоичного кода, умноженньваи íà 72. С учетом этого вход- 40 ной код N, представленный выражением (1), можно записать следующим образом: 1n- t тп-1
Й Г2 . а,-2 + 3; а) 2 45 (3) где а,, а . е 0,1) и являются цифрами двоично-кодированной системы счисления с основанием Г2; для 2п-разрядных чисел при- > нимают значения:
1 е (1,3,5,..., 2n-1)
j Е 10, 2,4...,, 2n-2 ) .
Первый член формулы (Э) составляет сумму ><
Цель изобретения — расширение класса решаемых задач за счет обеспечения преобразования кодов с осно" ванием 2 в двоичный код, На чертеже приведена структурная схема предлагаемого преобразователя.
Преобразователь содержит регистр
1, умножитель 2, кбммутатор 3, накапливающий сумматор 4, информационный вход 5 преобразователя, вход 6 двоичной константы, выход 7 преобразователя, управляющие, входы 8 и 9 преобразователя и выход 10 преобразователя.
Предлагаемый преобразователь работает. следующим образом, Входной 2п-разрядный код N с основанием Г2 изображается в виде
Ь
N .а1„,((2) + а т(2) +
+ ....+ а (Г2) + а,(2) + ао("2 (1) ра.зсм, является исходным в раэработ<е преобразователя кода с основанием
К2 в двоичный код.
Пример преобраэования кода с основанием <2 в двоичный код для числа
7 + 1О Г2 10011101, (Г2)
10101.0001 приведен в таблице.
Код с основанием
l2 исходного числа
Четные разряды кода исходного числа
Нечетные разряды кода исходного числа
Двоичный эквивалент числа"1ГT
Произведение нечетных разрядов кода исходного числа на двоичный эквивалент .числа Е2
Сумма четных разрядов кода исходного числа
Й произведения
В таблице четные и нечетные разря-. ды кода исходного числа представлены в соответствии с выражением (2) в сжатом виде.
Код с основанием Е2 исходного числа (10011101) записывается в регистр 1. С приходом по первому входу
8 управления управляющего сигнала четные разряды исходного кода (111) из регистра 1 через коммутатор 3 записываются в накапливающий сумматор
4, одновременно с этим нечетные разряды исходного кода (1010) из регист ра 1 записываются в регистр множимого умножителя 2, а приближенный двоичный эквивалент числа fg(1.01101) в регистр множителя умножителя 2. В результате умножения на выходе умножителя 2 появляется двоичный код (1110.0001), дробная часть которого (.0001) поступает на выход 7 преобразователя кодов, а код целой части (1110,) - на вход коммутатора 3, С приходом управЛяющего сигнала на вход 9 код целой части данного чис- . ла (1110.) с выхода умножителя 2 через коммутатор 3 поступает на вход накапливающего сумматора 4, где происходит его сложение с кодом четных разрядов исходного числа (111). После выполнения операции сложения на
Ъ формула изобретения
Преобразователь кодов, содержащий регистр, коммутатор, управляющие входы которого являются управляющими входами преобразователя, накапливаСоставитель M.Àðøàâñêèé
Техред M,Яндык Корректор С.Черни
Редактор Л, Ич оли н ск ая
Заказ 4891/56 Тирах 884 Подписное
РЧИИЛК Государственного комитета по изобретениям и открытиям прн ГКНТ СССР
113035, Москва, Ж 35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина, 101
5 1 выходе 10 преобразователя кодов появляется двоичный код целой части исходного числа (10101 ), который совместно с двоичным кодом дробной части исходного числа (.0001) на выходе 7 преобразователя кодов представляет результат преобразования кода с основанием К2 исходного числа в двоичный код (10101.0001).
Предлагаемый преобразователь осуществляет не только преобразование кода с основанием Г2 в двоичный код, но и выделение целой и дробной
i ,частей исходного иррационального числа, представленных в двоичном коде и присутствующих на выходах 10 и 7 преобразователя.
501279 6 ющнй сумматор, вход которого соединен с выходом коммутатора, а выход накапливающего сумматора является выходом преобразователя целой части кода, отличающийся тем, что, с целью расширения класса решаемых задач за счет обеспечения преобразования кода с основанием J2 в двоичный код, в yего дополнительно введен умнохитель, вхрды мнохимого которого соединены с выходами группы четных раэрядов регистра, выходы группы нечетных разрядов которого соединены с первой группой информационных входов коммутатора, вторая группа информа- ционных входов которого соединена с выходами умнохителя и является группой выходов дробной части кода преоб29 разователя, информационные входы ко-.. торого соединены с входами регистра, управляющий вход и входы мнохителя умнохителя соответственно соединены с управляющим входом и выходами дво25 ичной константы преобразователя.
