Устройство цифровой фазовой автоподстройки частоты

 

Изобретение относится к технике связи. Цель изобретения - повышение быстродействия при заданной точности автоподстройки. Устройство содержит цифровой фазовый детектор (ЦФД) 1, делители 2 и 6 частоты, элементы И 3 и 5, элемент задержки 4, формирователь 7 коротких импульсов, инвертор 8 и опорный генератор 9. В устройстве осуществляется смена позиций на выходе ЦФД 1 с отрицательной на положительную. Обе эти позиции образуют полный такт автоподстройки. В смежные периоды регулирования образуется непрерывная последовательность импульсов опорной частоты с "вычеркнутым" импульсом. За счет данного "вычеркивания" такт автоподстройки удлиняется на число "вычеркнутых" импульсов. Подсчет числа импульсов позволяет судить о величине периода регулирования и, следовательно, о частоте входного сигнала. Устройство по п. 2 формулы отличается выполнением ЦФД 1 в виде JK-триггера, дана его ил. 1 з.п. ф-лы, 3 ил.

СОЮЗ ССВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 51888 114 Н 03 L 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

C с

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

1 (2I) 4325623/24-09 (22) 06.11.87 (46) 30.10.89. Вюл.й 40 (71) Иркутский политехнический институт (72) О.H.Äîâ÷åíêî и А.С,Хабардин (53) 621.396.666(088.8) (56) Системы фаэовой автоподстройки частоты с элементамн дискретизации/

Под ред. Ыахгильдяна В.В. N.:

Связь, 1979, с. 102. (54) УСТРОЙСТВО ЦИФРОВОЙ ФАЗОВОЙ

АВТОПОДСТРОЙКИ ЧАСТОТЫ (57) Изобретение относится к технике связи. Цель изобретения — повышение быстродействия при заданной точности автоподстройки. Устр-во содержит цифровой фазовый детектор (ЦФД) 1, делители 2 и 6 частоты, эл-ты И 3 и

5, эл-т задержки 4, формирователь 7 коротких импульсов, инвертор 8 и опорный r-p 9. В устр-ве осуществляет.ся смена позиций на выход ЦФД 1 с отрицательной на положительную. Обе эти позиции образуют полный такт автоподстройки. В смежные периоды регулирования образуется непрерывная последовательность импульсов опорной частоты с вычеркнутым" импульсом.

За счет данного "вычеркивания" такт автоподстройки удлиняется на число

"вычеркнутых" импульсов. Подсчет числа импульсов позволяет судить о величине периода регулирования и, следовательно, о частоте входного сигнала ° Устр-во по п.2 ф-лы отличается выполнением ЦФД 1 в виде IKтриггера, дана его ил. 1 э.п. ф-лы, 3 ил.

1 >18883

Изобретение относится к технике связи и измерительной технике и может быть использовано н радиоприемных устройстнах и системах контроля и измерения с целью перевода н код частоты входного сигнала.

Целью изобретения является повышение быстродейстния при заданной точности антоподстройки. 10

На фиг.1 представлена структурная электрическая схема устройства цифровой фазоной антоподстройки частоты; на фиг ° 2 — схема цифрового фазового детектора; на фиг.3 — диаграмма работы устройства.

Устройство содержит цифровой фазовый детектор (ЦФД) 1,первьп» делитель 2 частоты, первый элемент И 3, элемент

4 задержки, второй элемент И 5, нторощ0 делитель Ь частоты, формирователь 7 коротких импчльсон, инвертор 8 и опорный генератор 9. ЦФД выполнен н виде IK-триггера.

Устройство работает следующим об- 25 разом.

Сигнал с частотой f,, прошедший через усилитель-ограничитель (не показан), поступает на перный вход

ЦФД 1, после чего последний переходит 30 в нулевое состояние, которое идент<»<1 и цируется позициеи <,, называемой отрицательной. Нуль »га выходе ЦФД 1 закрывает второй элемент И 5, в результате чего импульсы опорной ча=оты с выхода опорного генератора 9 1

f беспрепятственно проходят на

) первый делитель 2 частоты. 11осле заполнения первого делителя 2 частo ты до своего коэффициента деления Ng 40 происходит смена позиции на выходе

ЦФД 1 на положительную (с ); второй элемент И 5 открывается, импульсы опорной частоты (р„11pоxодят на нторои делитель 6 частоты. После его заполне 4 ния до своего коэффициента деления

11 форм»»ронателем 7 коротких импульсов через иннертор 8 запрещается прохождение э<ого последнего импульса на первый делитель 2 частоты. Таким образом, формируется н r<>pa>1 частота с1»ихрон1»зо1»<11<ная с частотой

f = f . Злеме><г 4 задержки служит рп для комле нсац»»и задержки цепи, < осто ящей из I»торо) <> элемента И 5 втор<>го

55 делителя 6 частоты, формирователя 7 коротких импульсов и первого элемента

И 3 с тем, чтобы был "вычеркнут" имен11о им1ь<. Г 11<>меP<>M Бу2

Отр»»дательная позиция ЦФД с (и ) » и положительная с (n j образуют пол1 ный такт антоподстройки Тр (1»):

Т,(п) =,И + <,, pnj, где и — порядковый номер периода регулирования.

За каждьп» такт регулирования первый делитель 2 частоты отсчитывает N» импульсов частоты f» и N< импульсов частоты f< общее количество которых равно

1 1 Я

Второй делитель 6 частоты находится н "бегущем" режиме, а именно запоминает свое состояние на предыдущем.нно

No — N (п)

INT - ----"- + Д и

Ngt — 1

К

<>

I где INT операция взятия целой части числа;

0 или I в зависимости от дп состояния второго делителя

8 частоты Hà (n-1)-м такте регулирования.

Таким образом, период регулирования

Т на и-й момент времени можно запиР сать

T„Cn)N,(п)Тр„+(N11N,(n7)ToÄ+

11 -МГп)

+ (INT - ----< — — + <» n) Т N T +

N — 1 о<» 9 р<> ут

N — N Cnj

+ (INT - ---- --- + д n)T

N — 1

on уг

1 где Т рп=f, 11одсчет числа импульсов Й» (и) позволяет однозначно судить о величине периода регулирования Т (и) и, такте антоподстройки и продолжает счет импульсов частоты f« на текущем такте. Это позволяет сформиронать частоту f не только синхронизонанной с частотой f,, но и самосинхронизованной — при стыковке между собой л участков в смежные периоды регулирования образуется непрерывная последовательность импульсов опорной частоты с нычеркнутым импульсом за номером N9

За счет данного "вычеркивания"

»акт антоподстройки удлиняется на число вычеркнутых импульсов, которое! 5188 следили гельно, о частоте входного сиг нила (п).

Однако наличие ошибки Дп приводит к появлению регулярных колебаний числа импульсов М fn| на + 1 импульс опорной частоты fo„, обусловленных способом формирования частоты Г, а следовательно, к ошибке преобразования частоты в код, равной

Ф bF f

Лf i М. + 1 1

N N

9 М где 4 F — полоса удержания кольца

ЦФАПЧ. 15

Время переходного процесса в кольце определяется формулой

ZNy (+2 .йf kQ1: . с1 Щ

1 где f fo) — — — т. е. частота

Г Тр о

1 поступающая на второй вход ЦФД в начальный период регулирования

Тр(о 1.

Формула изобретения

1. Устройство цифровой фазовой автоподстройки частоты, содержащее цифровой фазовый детектор, первый 30 делитель частоты, опорный генератор и формирователь коротких импульсов, причем первый вход цифрового фазового детектора является входом устройства, а выход

83

6 первого делителя частоты подключен к второму входу цифрового фазового детектора, о т л и ч а ю щ е е с я зем что, с целью повышения быстродействия при эаданнои точности автоподстройки, в него введены последовательно соединенные элемент задержки и первый элемент И, включенные между выходом опорного генератора и входом первого делителя частоты, последовательно соединенные второй элемент И и второй делитель частоты, включенные между выходом цифрового фазового детектора и входом формирователя коротких импуль сов, и инвертор, включенный между выходом формирователя коротких импульсов и вторым входом первого элемента И, при этом второй вход второго элемента И подключен к выходу опорного генератора, а выход первого элемента И является выходом устройства.

2. Устройство по п.1, о т л и и аю щ е е с я тем, что цифровой фазовый детектор выполнен в виде IK-триггера, I- u K-входы которого подключены к его инверсному выходу, С-вход является первым входом цифрового фазового детектора, а R-вход — вторым, входом цифрового фазового детектора, прямой выход IK-триггера является выходом цифрового фазового детектора.

151ЯВЯ3

Составитель Л.Шурухин

Техред А.Кравчук Корректор С.Черни

Редактор Т.Лаэореико

Заказ 6610/56 Тиржк 884

ВНИИПИ Гасударственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101