Устройство задержки импульсов

 

Изобретение может быть использовано в радиотелеметрических и информационно - измерительных системах. Цель изобретения - повышение быстродействия при одновременном уменьшении искажений длительности задержанных импульсов - достигается за счет введения в устройство формирователя 7 N равномерно сдвинутых во времени тактовых импульсов, оперативного запоминающего устройства 8, блока 9 управления записью и считыванием. Кроме того, в устройство входят n - разрядный регистр 1 сдвига, генератор 2 тактовых импульсов, делитель 3 частоты, блок 4 записи, вход 5 устройства, блок 6 считывания, выход 10 устройства. Приведены примеры реализации блока 4 записи и блока 6 считывания. Блок 4 записи содержит элемент 11 задержки, формирователь 12 короткого импульса по переднему фронту импульса, группу из N элементов И 13, многостабильный триггер 14, элемент ИЛИ 15, RS - триггер 16. Блок 6 считывания содержит элемент И 17, формирователь 18 короткого импульса по заднему фронту импульса, первую группу из N элементов И 19, группу из N RS - триггеров 20, вторую группу из N элементов И 21, элемент ИЛИ 22, RS - триггер 23. Введенные отличия исключают по сравнению с устройством - прототипом необходимость передачи через регистр сдвига информации о положении фронта входного импульса по отношению к тактирующим импульсам, что существенно повышает быстродействие устройства. В то же время исключены искажения длительности задержанных импульсов при сравнительно небольшой длительности входных импульсов, соизмеримой по количеству тактов тактирующей последовательности с разрядностью кода, определяющего временное положение фронта входного сигнала. 2 з. п. ф-лы, 2 ил.

Изобретение относится к импульсной технике и может быть использовано в радиотелеметрических и информационно-измерительных системах. Целью изобретения является повышение быстродействия при одновременном уменьшении искажений длительности задержанных импульсов путем введения в состав устройства формирователя N равномерно сдвинутых по времени тактовых импульсов, оперативного запоминающего устройства, блока управления записью и считыванием и новых связей. На фиг. 1 приведена блок-схема устройства задержки импульсов; на фиг.2 временные диаграммы, поясняющие его работу. Нумерация эпюр на фиг.2 проведена в соответствии с нумерацией элементов, на выходе которых наблюдаются данные эпюры сигналов. Устройство задержки импульсов содержит n-разрядный регистр 1 сдвига, генератор 2 тактовых импульсов, делитель 3 частоты, блок 4 записи, вход 5 устройства, блок 6 считывания, формирователь 7 N равномерно сдвинутых во времени тактовых импульсов, оперативное запоминающее устройство (ОЗУ) 8, блок 9 управления записью и считыванием, выход 10 устройства. Возможная реализация блока 4 записи может быть такой, при которой в его состав входят элемент 11 задержки, формирователь 12 короткого импульса по переднему фронту импульса, группа из N элементов И 13, многостабильный триггер 14, элемент ИЛИ 15, RS-триггер 16. Возможная реализация блока 6 считывания может быть такой, при которой в его состав входят элемент И 17, формирователь 18 короткого импульса по заднему фронту импульса, первая группа из N элементов И 19, группа из N RS-триггеров 20, вторая группа из N элементов И 21, элемент ИЛИ 22, RS-триггер 23. Вход n-разрядного регистра 1 сдвига подключен к выходу блока 4 записи. Вход блока записи подключен к входу 5 устройства, а тактирующие входы блока записи подключены к тактирующим входам блока 6 считывания и к соответствующим выходам формирователя 7. Первый вход формирователя 7 подключен к выходу генератора 2 тактовых импульсов и к входу делителя 3 частоты. Второй вход формирователя 7 подключен к выходу делителя 3 частоты, к второму входу блока 6 считывания и к тактовому входу регистра 1 сдвига. Выход первого разряда регистра 1 сдвига подключен к первому входу блока 9 управления записью и считыванием, выход (n-1)-го разряда регистра 1 сдвига подключен к второму входу этого блока. Выходы блока 9 подключены к соответствующим адресным и управляющим входам ОЗУ 8, входы данных которого подключены к информационным входам блока 6 считывания, первый вход которого подключен к выходу регистра 1 сдвига, а выход к выходу 10 устройства. Блок 4 записи содержит элемент 11 задержки и формирователь 12 короткого импульса по переднему фронту импульса, входы которых объединены и подключены к входу блока записи. Выход элемента 11 задержки подключен к первым входам элементов группы из N элементов И 13, вторые входы которых подключены к тактирующим входам блока 4 записи, а выходы к соответствующим входам многостабильного триггера 14 и к входам элементам ИЛИ 15, выход которого подключен к S-входу RS-триггера 16. Инверсный R-вход RS-триггера 16 подключен к входу формирователя 12 короткого импульса, а выход к выходу блока 4 записи. Выход формирователя 12 короткого импульса подключен к входу обнуления многостабильного триггера 14, выходы которого подключены к информационным выходам блока 4 записи. Блок 6 считывания содержит элемент И 17 и формирователь 18 короткого импульса по заднему фронту импульса, входы которых объединены и подключены к первому входу блока 6 считывания. Второй вход элемента И 17 подключен к второму входу блока 6 считывания, а выход к первым входам элементов первой группы из N элементов И 19. Вторые входы этих элементов подключены к информационным входам блока 6 считывания, а выходы к S-входам соответствующих триггеров группы из N RS-триггеров 20, R-входы которых объединены между собой и подключены к R-входу RS-триггера 23 и к выходу формирователя 18 короткого импульса. Выходы триггеров группы из N RS-триггеров 20 подключены к первым входам элементов второй группы из N элементов И 21, вторые входы которых подключены к тактирующим входам блока 6 считывания, а выходы к входам элемента ИЛИ 22. Выход элемента ИЛИ 22 подключен к S-входу RS-триггера 23, выход которого подключен к выходу блока 6 считывания. Устройство работает следующим образом. Генератор 2 тактовых импульсов формирует тактовые импульсы с частотой следования f₁. Делитель 3 частоты снижает частоту следования тактовых импульсов до величины f₂ f₁/N. На фиг.2 приведен случай формирования делителем 3 тактовых импульсов с частотой f₂ f₁/4 (N 4). Формирователь 7 вырабатывает в приведенном на фиг. 2 случае четыре тактирующие серии импульсов, смещенные между собой на время T₁ 1/f₁. Сформированные делителем 3 тактовые импульсы поступают на тактовый вход регистра 1 сдвига, выполняющего функцию цифровой линии задержки. Входные импульсы, поступающие в устройство задержки, через элемент 11 задержки подаются на первые входы элементов группы из N элементов И 13, на вторые входы которых поступают тактирующие серии. Элементы И 13 открываются для прохождения импульсов тактирующих серий на время действия входных импульсов. Импульсы тактирующих серий с выходов элементов И 13 поступают на установочные входы многостабильного триггера 14. Количество установочных входов и выходов многостабильного триггера равно числу тактирующих серий N. Перед поступлением на установочные входы многостабильного триггера 14 тактирующих серий он сбрасывается в исходное состояние коротким импульсом, формируемым формирователем 12 по переднему фронту входного импульса. Первым импульсом одной из тактирующих серий, ближайшим к переднему фронту задержанного на элементе 11 задержки входного импульса, производится формирование уровня логической "1" на одном из выходов многостабильного триггера 14. В случае поступления первого входного импульса согласно фиг.2 формирование уровня логической "1" происходит на первом выходе многостабильного триггера 14. Уровень логического "0" на остальных выходах многостабильного триггера 14 остается при этом неизменным. Таким образом производится привязка переднего фронта входного импульса к импульсам одной из тактирующих серий. Точность привязки равна Δt ± T₁. Тактирующие серии с выходов элементов И 13 через элемент ИЛИ 15 поступают на R-вход RS-триггера 16 и устанавливают его в состояние логической "1". На инверсный R-вход триггера 16 подаются входные импульсы, сбрасывающие его в исходное состояние в момент своего окончания. С выхода триггера 16 сформированные таким образом входные импульсы поступают в регистр 1 сдвига. Элемент 11 задержки обеспечивает устойчивую работу многостабильного триггера 14 и триггера 16 при наложении переднего фронта входного импульса на импульсы тактирующих серий. Этот случай приведен на фиг.2 (вариант а) для первого входного импульса. Привязка переднего фронта входных импульсов к импульсам тактирующих серий, организованная на триггере 16, исключает сбои в работе регистра 1 сдвига при совпадении передних фронтов входных импульсов и тактирующих регистра 1 сдвига тактовых импульсов. Этот случай рассмотрен на фиг.2 (вариант б) для второго входного сигнала. После поступления входных импульсов в регистр 1 сдвига начинается их продвижение в нем с частотой f₂ и организуется запись номера выбранной тактирующей серии с выходов многостабильного триггера 14 в ОЗУ 8. Запись производится под управлением сигналов, формируемых блоком 9 управления записью и считыванием. Исходным сигналом для этого служит информация, поступающая в блок 9 с выхода первого разряда регистра 1 сдвига. В блоке 9 для организации режима записи ОЗУ формируется код адреса ячейки ОЗУ, в которую заносится номер тактирующей серии, а также сигналы, включающие режим записи ОЗУ. Записанный в ОЗУ номер тактирующей серии хранится в нем до появления задерживаемого импульса на выходе предпоследнего (n-1)-го разряда регистра 1 сдвига. С появлением данного сигнала в блоке 9 формируется адрес считываемой ячейки ОЗУ и сигналы, организующие режим считывания содержимого данной ячейки ОЗУ. При этом на вход одного из элементов И 19 поступает в виде уровня логической "1" номер той тактирующей серии, к импульсам которой была произведена привязка данного входного импульса в блоке 4 записи. Одновременно в регистре 1 сдвига может находиться несколько входных импульсов. Блок 9 управления записью и считыванием обеспечивает при этом последовательную запись и считывание номеров тактирующих серий, не нарушая их соответствия входным импульсам. Задержанные входные импульсы с выхода регистра 1 сдвига поступают на первый вход элемента И 17 и на формирователь 18 короткого импульса по заднему фронту задержанного входного импульса. На второй вход элемента И 17 поступают тактовые импульсы с делителя 3 частоты. Элемент И 17 позволяет исключить неоднозначность в выборе тактирующей серии, которая может возникнуть в элементах И 21 из-за задержки срабатывания регистра 1 сдвига. Тактовые импульсы с выхода элемента И 17 поступают на первые входы элемента И 19, на втором входе одного из которых уже находится к этому моменту времени разрешающий потенциал, соответствующий номеру тактирующей серии, считанной из ОЗУ 8. С выхода данного элемента И 19 тактовые импульсы f₂ поступают на S-вход соответствующего RS-триггера группы из N RS-триггеров 20, устанавливают его в единичное состояние. Сигналом с выхода данного RS-триггера открывается один из элементов И 21 и разрешается прохождение на его выход импульсов той тактирующей серии, номер которой был считан из ОЗУ 8. Импульсы данной тактирующей серии через элемент ИЛИ 22 поступают на S-вход RS-триггера 23 и формируют на его выходе передний фронт выходного задержанного импульса. Формирование его заднего фронта осуществляется путем сброса триггера 23 в исходное состояние коротким импульсом, вырабатываемым формирователем 18 по заднему фронту задержанного импульса. Этим же коротким импульсом производится установка в исходное состояние RS-триггеров 20. На фиг.2 приведены эпюры сигналов устройства задержки для шести разрядного регистра сдвига при формировании четырех тактирующих серий (n 6, N 4). Эпюры сигналов приведены для граничных условий расположения входного и рабочих импульсов. Величины задержек для случаев а и б соответственно равны: t_зад1 n ˙T₂+ Δt₁^l- Δt₁^ll и t_зад2 n ˙T₂+ Δt₂^ll. Отклонение задержек от номинального значения, равного n T₂, составляет Δt₁^l-Δ t₁^ll и Δ t₂^ll и не превышает величины Т₁. По сравнению с устройством-прототипом в рассматриваемом устройстве задержки исключена необходимость передачи через регистр сдвига информации о положении фронта входного импульса по отношению к тактирующим импульсам. Это существенно повышает быстродействие устройства. Выигрыш в быстродействии тем более значителен, чем более высокую точность задержки должно обеспечивать устройство. Пропускная способность устройства задержки в этом случае ограничивается только длительностью цикла обращения к ОЗУ 8. В регистр 1 сдвига в рассматриваемом устройстве поступают только входные импульсы. Информация о положении их передних фронтов на время задержки хранится в ОЗУ 8. Это исключает искажение формы и длительности задерживаемых импульсов в устройстве задержки, что делает его доступным для поступления декодирующих устройств и устройств обработки сигналов. По сравнению с устройством-прототипом исключены искажения длительности задержанных импульсов при сравнительно небольшой длительности входных импульсов, соизмеримой по количеству тактов тактирующей последовательности с разрядностью кода, определяющего временное положение фронта входного импульса.

Формула изобретения

1. УСТРОЙСТВО ЗАДЕРЖКИ ИМПУЛЬСОВ, содержащее n-разрядный регистр сдвига, генератор тактовых импульсов, выход которого соединен с входом делителя частоты с коэффициентом деления N, блок записи, вход которого соединен с входом устройства, а выход - с входом n-разрядного регистра сдвига, блок считывания, выход которого соединен с выходом устройства, первый вход - с выходом n-разрядного регистра сдвига, а второй вход - с выходом делителя частоты с коэффициентом деления N и тактовым входом n-разрядного регистра сдвига, отличающееся тем, что, с целью повышения быстродействия при одновременном уменьшении искажений длительности задержанных импульсов, в него введены формирователь N равномерно сдвинутых во времени тактовых импульсов, первый вход которого соединен с выходом делителя частоты с коэффициентом деления N, второй вход - с выходом генератора тактовых импульсов, а N выходов соединены с соответствующими тактирующими входами блоков записи и считывания, оперативное запоминающее устройство, N входов данных которого соединены с соответствующими информационными выходами блока записи, а N выходов соединены с соответствующими информационными входами блока считывания, и блок управления записью и считыванием, первый вход которого соединен с выходом первого разряда n-разрядного регистра сдвига, второй вход - с выходом (n - 1)-го разряда n-разрядного регистра сдвига, а выходы соединены с соответствующими адресными и управляющими входами оперативного запоминающего устройства. 2. Устройство по п.1, отличающееся тем, что блок записи содержит многостабильный триггер, группу из N элементов И, RS-триггер, элемент ИЛИ, элемент задержки, формирователь короткого импульса по переднему фронту импульса, выход которого соединен с входом обнуления многостабильного триггера, а вход - с входом блока записи, инверсным R-входом RS-триггера и входом элемента задежки, выход которого соединен с первыми входами элементов группы из N элементов И, вторые входы которых соединены с соответствующими тактирующими входами блока записи, а выходы - с соответствующими входами элемента ИЛИ и многостабильного триггера, N выходов которого соединены с соответствующими информационными выходами блока записи, выход элемента ИЛИ соединен с S-входом RS-триггера, выход которого соединен с выходом блока записи. 3. Устройство по п. 1, отличающееся тем, что блок считывания содержит RS-триггер, первую группу из N элементов И, группу из N RS-триггеров, вторую группу из N элементов И, элемент ИЛИ, элемент И, формирователь короткого импульса по заднему фронту импульса, вход которого соединен с первым входом элемента И и первым входом блока считывания, второй вход элемента И соединен с вторым входом блока считывания, а выход - с первыми входами элементов первой группы из N элементов И, вторые входы которых соединены с соответствующими информационными входами блока считывания, а выходы - с S-входами соответствующих триггеров группы из N RS-триггеров, выходы которых соединены с первыми входами элементов И второй группы из N элементов И, вторые входы которых соединены с соответствующими тактирующими входами блока считывания, а выходы - с входами элемента ИЛИ, выход которого соединен с S-входом RS-триггера, R-вход которого соединен с выходом формирователя короткого импульса по заднему фронту импульса и с R-входами триггеров группы из N RS-триггеров, выход RS-триггера соединен с выходом блока считывания.

РИСУНКИ

Рисунок 1, Рисунок 2