Преобразователь угла поворота вала в код

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью уменьшения динамической погрешности в преобразователь угла поворота вала в код, содержащий генератор импульсов, формирователь синусоидального напряжения, синусно-косинусный вращающийся трансформатор (СКВТ), коммутатор, фазосдвигающий элемент, фильтр, компаратор, инвертор, два триггера, элемент ИЛИ, три элемента И, счетчик импульсов, блок управления, введены формирователь кода временного интервала, формирователь кода приращения угла, три регистра, блок умножения, два сумматора, элемент запрета и шина опроса. В двух положениях коммутатора выходные сигналы СКВТ подаются на входы фазосдвигающего элемента, в результате чего в счетчике формируется код мгновенного значения угла поворота. В формирователе кода временного интервала формируется код, соответствующий временному интервалу между серединой интервала формирования кода в счетчике и импульсом опроса. В формирователе кода приращения угла формируется разность между текущим и предыдущим значениями кода в счетчике, которая является эквивалентом кода скорости вала. В блоке умножения выходные коды двух формирователей перемножаются, в результате чего выделяется составляющая динамической погрешности, которая суммируется с выходным кодом счетчика. 3 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

2 408 А1 (19) (11) (51) 4 Н 03 М 1 64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ с

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 438 4603/24 24 (22) 25.02.88 (46) 15.11.89. Бюл. Р 42 (72) Л.А.Бильвин, Л.В.Бурилин,, Б.Л.Иенис, Л.Н.Фруман и А.В.Савоненков (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Р 487405, кл. Н 03 К 1/64, 1973.

Авторское свидетельство СССР

М 1 185608, кл. Н 03 M 1/50, 1 984. (54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА

ВАЛА В КОД (57) Изобретение относится к автоматике и вычислительной технике и может бьггь использовано для связи аналого.вых источников информации с цифровым вычислительным устройством. С целью уменьшения динамической погрешности в преобразователь угла поворота вала в код, содержащий генератор-импульсов, формирователь синусоидального напряжения, синусно-косинусный вращающийся траисформатор (СКВТ), коммутатор, фазосдвигающий элемент, фильтр, компаратор, инвертор, два

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.

Цель изобретения — уменьшение динамической погрешности преобразователя.

На фиг.1 представлена структурная схема преобразователя; на фиг.2 временная диаграмма его работы.

2 триггера, элемент,ИЛИ, три элемента ч

И, счетчик импульсов, блок управления, введены формирователь кода временного интервала, формирователь кода приращения угла, три регистра, блок умножения, два сумматора, элемент запрета и шина опроса. В двух положениях коммутатора выходные сигналы СКВТ подаются на входы фазосдвигающего элемента, в результате чего в счетчике формируется код мгновенного значения угла поворота. В формирователе кода временного интервала формируется код, соответствующий временному интервалу между серединой интервала формирования кода в счетчике и импульсом опроса. В формирова.геле кода приращения угла формируется разность между текущим и предыдущим значениями кода в счетчике, которая является эквивалентом кода скорости вала. В блоке умножения выходные коды двух формирователей перемножаются, в результате чего выделяется составляющая динамической погрешности, которая суммируется с выходным кодом счетчика. 3 з.п. ф-лы, 2 ил. :Р

Преобразователь угла поворота вала в код содержит генератор 1 импульсов, формирователь 2 синусоидального напряжения, синусно-косинусный вращающийся трансформатор (СКВТ) 3, коммутатор 4, фазосдвигающий элемент 5, фильтр 6, компаратор 7, инвертор 8, триггеры 9 и 10, элемент 11 ИПИ, элементы 12-14 И, счетчик 15 импульсов, блок 1 6 управления, формирователь 1 7 кода временного интервала, формирова—

1 522408. тель 18 кода приращения угла, регистры 1 9, 20 и 21, блок 22 умножения, сумматоры 23 и 24, элемент 25 запрета, шину 26 опроса. Блок 16 управления содержит компаратор 27, .триггер

28, элементы 29, 30 И, счетчик 31 импульсов, дешифратор 32, формирователи 33 и 34 импульсов. Формирователь

17 кода временного интервала содержит делители 35 и 36 частоты, инвертор 37, элементы 38 и 39 И, элемент

40 ИЛИ,формирователь 41 импульсов, счетчики 42 и 43 импульсов. Формирователь 18 кода приращения угла содер- 15 жит регистры 44 и 45, блок 46 инверторов, сумматор 47.

Преобразователь работает следующим образом.

Опорное напряжение Uö формирователя 2 синусоицального напряжения ( и фиг.2,а), частота которого в 2 раза меньше частоты генератора 1 импульсов, подается на питание синусно- 25 косинусного вращающегося трансформатора 3 и на компаратор 27, который срабатывает при превышении напряже! нием U нулевого уровня. Передний фронт выходного импульса компаратора 27 устанавливает П- триггер 28 в состояние "1". Элемент 30 И закрывается, а элемент 29 И начинает пропускать на вход счетчика 31 импульсы генератора 1 . При изменении кода

35 счетчика на выходах дешифратора 32: появляются управляющие импульсы. Последний по времени импульс U (фиг.2, б) сбрасывает D-триггер 28. При. этом элемент 29 И закрывается, а элемент . 30 И начинает пропускать на вход сброса счетчика 31 импульсы генератора 1. Процесс повторяется с циклом, равным целому числу периодов напря. жения. U, 45

Выходные сигналы синусно-косинусного вращающегося трансформатора коммутируются двухпозиционным коммутато ром 4 и подаются на фазосдвигающий 50 элемент 5. Управление коммутатором

4 осуществляется сигналом U> (фиг.2,в). через формирователь 33 импульсов. Фаза выходного напряжения 11 (фиг.2,r) фазосдвигающего элемента 5 зависит от угла ь поворота ротора синусно-косинусного вращающегося трансформатора

3 причем знак фазы определяется положением коммутатора 4.

За эквивалент измеряемого угла принимается разность фаз напряжения

Uz в двух положениях коммутатора 4 .

Для преобразования разности фаз во временной интервал напряжение U через фильтр 6, преграждающий прохождение помех, подается на компаратор

7, который срабатывает каждый раз при превьппении его входным напряжением нулевого уровня. Временной интервал между одноименными фронтами

sbmopHbac иьп ульcos U< (фиг.2,p) компаратора 7 в двух положениях коммутатора 4 пропорционален измеряемому углу п

Для выделения одноименных фронтов выходных импульсов компаратора 7 предназначены инвертор 8, D-триггеры 9 и 10, элементы 13, 14 И и элемент 11 ИЛИ. В исходном состоянии

D-триггеры 9 и 10 сброшены уиравляющим сигналом U и выходной сигнал U элемента 11 ИЛИ (фиг.2, е) имеет нулевой уровень . После появления на входах элементов 13, l 4 И управляющего сигнала U< сформированного формирователем 34 (фиг.2, ж), элементы 13, 14 И открываются, и если фронт первого же выходного импульса компаратора

7 в момент времени, положителен, то

D-триггер 9 устанавливается в состояние ".1 " . При этом элемент 14 И за,крывается, делая D-триггер 10 нечувствительным к сигналам на его С-входе, а на выходе элемента 11 ИЛИ в момент времени й, устанавливается уровень "1" °

Управляющим сигналом U коммутатор 4 переводится во второе положение и после того, как управляющий сигнал

U+ примет нулевой уровень, положительный фронт первого же выходного импульса компаратора 7 в момент времени t устанавливает D-триггер 9 в состояние "0". При этом на выходе элемента 11 ИЛИ также устанавливается нулевой уровень .

Если после возникновения сигнала

U< первым появился отрицательный фронт выходных импульсов компаратора 7, то срабатывает D-триггер 1 О, а D-триггер 9 остается закрытым.

В интервал времени и — t1 элемент 12 И открыт и импульсы -генератора 1 поступают на счетчик 15, Если

l измеряемый угол оС является постоянной величиной, код И„э счетчика 15 пропорционален измеренному углу о4

1 1 з 1 1 из

5 1 5224

При вращении вала измерение его углового положения происходит с динамической погрешностью Ьо(. Устранение динамической погрешности осу5 ществляется следующим образом.

Код счетчика 15 подается на вход сумматора 47. На другой вход сумматора 47 через блок 46 инверторов с выхода регистра 44 подается код уг" 10 ла предыдущего цикла преобразования., Выходной код hN сумматора 47, пропорциональныйй угловой ско рости, з аписывается в регистр 46 управляющим сигналом U (фиг.2, з) ° Затем управляю- 15 щим сигналом Би (фиг.2, и) в регистр

44 записывается код угла текущего цикла преобразования.

По переднему фронту сигнала U формирователем 41 вырабатывается им- 20 пульс, сбрасывающий счетчик 42. При этом открывается элемент 38 И и на вход счетчика 42 через элемент 40

ИЛИ начинают поступать тактовые импульсы времени с делителя 36 частоты, 25 который имеет коэффициент передачи, равный двум. В момент окончания сиг— нала U элемент 38 И закрывается, открывается элемент 39 И и на вход счетчика 42 поступают тактовые им- 30 пульсы времени с делителя.35 частоты.

Код счетчика 32"(фиг.2, л) в момент времени С равен

2t - tg, t>

t 2

У .где f — частота выходных сигналов делителя 35.

При поступлении с выхода блока 16 сигнала U < (фиг . 2, к), п одав аемо r î 40 через элемент 25 запрета на вход установки счетчика 43 и управляющие входы записи регистров 20 и 21, в

Ъ счетчик 43, непрерывно считывающий . тактовые импульсы времени, записы- 45 вается текущий код счетчика 42. В регистр 20 из регистра 44 переписывается код угла, а из регистра 45 в регистр 21 код ЬИ, эквивалентный угловой скорости.

В момент времени to поступления . по шине 26 опроса сигнала U (фиг.2,н) элемент 25 запрета закрывается, йсключая запись новых кодов в счетчик

43 и регистры 20 и 21, а в регистр

19 с выходов счетчика 43 (фиг.2, м) записывается код времени, пропорцио2 с — ta. льныи Nñ Код

08 6 времени N с регистра 9 и код АN приращения угла за цикл Т преобразования с .регистра 21 подаются на входы блока 22 умножения. Выходной код блока 22 пропорционален первой составляющей динамической погрешности преобразователя.

На вход сумматора 23 с выхода регистра 20 подается код N „ угла oL .

На младшие разряды другого входа этого сумматора поступают старшие разряды кода с выхода регистра 21. Число используемых младших разрядон входа сумматора 23 определяется наклоном фазочастотной характеристики фильтра 6. В сумматоре 23 производится компенсация динамической погрешности, вносимой фильтром б где К вЂ” определяется величиной сдвига старших разрядов выходного кода регистра 21 на входах сумматора 23.

Выходные коды блока 22 умножения и сумматора 23 суммируются на сумматоре 24 . Выходной код сумматора 24 является выходным кодом преобразователя и не содержит динамической ошибки. Это справедливо, если вращение нала происходит с постоянной угловой скоростью. При нелинейном изменении угла появляется ошибка, величина которой увеличивается с увеличением цикла преобразования. Минимальное значение Т цикла преобразования ограничивается временем, необходимым для успокоения переходных процессов перезаряда реактивных элементов hasoсдвигающего элемента 5 и фильтра 6 при коммутации выходных напряжений

СКВТ 3. Для получения малой статической погрешности постоянные времени фильтра б,нужно выбирать возможно большей величины, что приводит к затягиванию переходных процессов и, следовательно, к необходимости увеличивать цикл Tö преобразования.

Таким образом, при нелинейном изменении угла пределы выбора величины цикла ограничены условием обеспечения приемлемых значений статической и динамической погрешностей. Из этих соображений выбирается коэффициент передачи делителя 35.

Формула и з обретения

l . .Преобразователь угла поворота вала в код, содержащий генератор имl522408 пульсов, выход которого соединен с первыми входами блока управления и первого элемента И и входом формирователя синусоидального напряжения, выход которого соединен с входом синусно-косинусного вращающегося трансформатора и вторым входом блока управления, выходы синусно-косинусного вращающегося трансформатора соединены с информационными входами коммутатора, выходы коммутатора соединены с входами фазосдвигающего элемента, фильтр, выход которого через KoMIIB— ратор соединен с входом инвертора, первый и второй триггеры, прямые выходы которых соединены с входами элемента KIH, а инверсные выходЫ соединены с первыми входами соответственно второго и третьего элементов И, выход элемента ИЛИ соединен с вторым входом первого элемента И, выход которого соединен со счетным входом счетчика импульсов, первый и второй выходы блока управления соединены со- 25 ответственно с управляющим входом г коммутатора и входами установки первого и второго триггеров, о т л и— ч а ю шийся тем, что, с целью уменьшения динамической погрешности

ЗО преобразователя, в него введены формирователь кода временного интервала, формирователь кода приращения угла, три регистра, два сумматора, блок умножения, элемент запрета и шина опроса, которая соединена с управляющими входами элемента запрета и первого регистра, выходы генератора импульсов, элемента ИЛИ и элемента запрета соединены соответственно с первым, вторым и третьим входами формирова—

40 теля кода временного интервала, выходы которого соединены информационными входами первого регистра, третий и четвертый выходы блока управления и группа выходов счетчика импульсов

45 соединены соответственно с первым и вторым входами и группой входов формирователя кода приращения угла, первая и вторая группы выходов которого соединены с информационными вхо- 50 дами соответственно второго и третьего регистров, пятый выход блока управления соединен с информационным входом элемента запрета, выход которого соед ен с управляющими вход - 55 ми второго и третьего регистров, выходы первого и третьего регистров соединены с входами блока умножения, выходы второго регистра и выходы старших разрядов третьего регистра соединены с входами первого сумматора, выходы которого и выходы блока умножения соединены с входами второго сумматора, выходы которого являются выходами преобразователя, шестой выход блока управления соединен с вторыми входами второго и третьего элементов И, выходы которых соединены с информационными входами соответственно второго и первого триггеров, выходы компаратора и инвертора соединены с управляющими входами соответственно первого и второго триггеров, второй выход блока управления соединен с установочным входом счетчика импульсов, а выход фазосдвигающего элемента соединен с входом фильтра.

2. Преобразователь по п,1, о т л и ч а ю шийся тем, что блок управления содержит компаратор, триггер, два элемента И, счетчик импульсов, дешифратор и два формирователя импульсов, один вход первого элемента И и вход компаратора являются соответственно первым и вторым входами блока управления, один вход. первого элемента И соединен с одним входом второго элемента И, выход компаратора соединен с управляющим входом триггера, информационный вход которого подключен к шине логической единицы, прямой и инверсный выходы триггера соединены с другими входами первого и второго элементов И соответственно, выходы первого и второго элементов И соединены соответственно со счетным и установочным входами счетчика импульсов, выходы разрядов счетчика импульсов соединены с входами дешифратора, первый выход дешифратора соединен с входом первого формирователя импульсов, выход которого является первым выходом блока управления, второй, третий, четвертый и пятый выходы дешифратора являются соответственно вторьи, третьим, четвертым и пятым выходами блока управления, шестой выход дешифратора соединен с входом второго формирователя импульсов, выход которого является шестым выходом блока управления, а второй выход дешифратора соединен с установочным входом триггера.

3. Преобразователь по п.1, о т— л и ч а ю шийся тем, что формирователь кода временного интервала

I 522408

10 содержит два делителя частоты, инвертор, два элемента И, элемент ИЛИ, формирователь импульсов, первый и второй счетчики импульсов, вход перного делителя частоты, вход формирователя импульсов и управляющий вход второго счетчика импульсов являются соответственно первым, вторым н третьим входами формирователя кода временного интервала, выход первого делителя частоты соединен со счетным входом второго счетчика импульсов, с одним входом первого элемента И и .входом второго делителя частоты, выход которого соединен с одним входом второго элемента И, вход формирователя импульсов соединен с другим входом второго элемента И и через инвертор — с другим входом первого элемента И, выходы первого и второго элементов И через элемент ИПИ соединены со счетным входом первого счетчика импульсов, установочный вход которого подключен к выходу формирователя импульсов, а выходы соединены с устаиовочньпки входами второго счетчика импульсов, выходы второго счетчи ка импульсов являются выходами форми5 рователя кода временного интервала.

4. Преобразователь по п.1, о т л и ч а ю шийся тем, что формирователь кода приращения угла содержит два регистра, блок инверторов и сумматор, информационные входы первого регистра являются группой входов, управляющие входы первого и второго регистров являются соответственно первым и вторым входами формирователя кода приращения угла, выходы первого и второго регистров являются соответственно первой и второй группами выходов формирователя кода приращения угла, информационные входы первого регистра соединеиы с первой группой входов сумматора, выходы первого регистра через блок инверторов соединены с второй группой входов сумматора, выходы которого соединены

25 с информационными входами второго регистра.

1522408

Составитель А,Смирнов

Техред Л,Олийнык

Корректор И.Иаксимишинец.

Редактор А.Долинич.Заказ 6979156 Тираж 884 Подписное

ВНИИПО Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательскии комбинат "Патент", г. Ужгород, ул. Гагарина, 101