Устройство для умножения

 

Изобретение относится к вычислительной технике и может быть применено для быстрого выполнения операции умножения чисел. Особенно эффективно его использование при применении БИС и СБИС. Сомножители могут быть представлены в любой системе счисления. Целью изобретения является повышение быстродействия устройства. Устройство содержит регистр 1 множимого, блоки 2 вычисления разрядных значений произведения, буферные регистры первой 3 и второй 4 групп. Соединение входов и выходов переноса соседних блоков вычисления разрядных значений произведения и разрешение прохождения переноса на (N+1)-м такте, а также выбор наиболее быстродействующего варианта реализации блоков 2 позволило сократить время выполнения операции до N+1 тактов. 1 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (111 (.511 4 (1 06 F ?/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ

Е

1 юг. 7

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4385297/24-24 (22) 29.02.88 (46) 15.12.89. Бюл. № 46 (72) А. А. Шостак и В. В. Яскевич (53) 681.325 (088.8) (56) Карцев М. А., Брик В. А. Вычислительные системы и синхронная арифметика.

М.: Радио и связь, 1981, с. 174 — 221.

Авторское свидетельство СССР № 888109, кл. Ci 06 F 7/52,,1978. (54) УСТРОЙСТВО ДЛЯ У МНОЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть применено для быстрого выполнения операции умножения чисел. Особенно эффективно его использование при применении БИС и СБИС. Сомножители могут быть представлены в любой системе счисления. Целью изобретения является повышение быстродействия устройства. Устройство содержит регистр 1 множимого, блоки 2 вычисления „àçðÿäíû.õ значений произведения, буферные регистры первой 3 и второй 4 групп. Соединение входов и выходов переноса сосед.-:их блоков вычисления разрядных значений произведения и разрешение прохождения переноса на (n+1) -м такте, а также выбор наиболее быстродействующего варианта реализации блоков 2 позволило сократить время выполнения операции до и+1 тактов. I 3.п.ф-1bl, 2 ил.

1529216

Изобретение относится к области вычислительной техники и может быть использовано при разработке быстродействующих устройств у множения чисел, удобных для изготовления с применением больших интегральных схем. Сомножители могут быть представлены в любой системе счисления.

Целью изобретения является повышение быстродействия устройства.

На фиг. 1 приведена функциональная схема устройства для умножения; на фиг. 2 — функциональная схема блока вычисления разрядных значений произведения.

Устройство (фиг. 1) содержит п-разрядный регистр 1 множимого, и блоков 2 вычисления разрядных значений произведения, п буферных регистров 3 первой группы, и буфер ых регистров 4 второй группы, входы 5

8 соответственно коррекции, множителя, управляющий и переноса устройства, первый выход 9 и второй выход 10 устроиства.

Блок 2 вычисления разрядных значений произведения (фиг. 2) содержит умножитель 11, узел 12 суммирования, сумматор 13 и элемент И 14.

1 асс мотр им ф1 н кци, п1ал ь нос 11 азнач он ие ll реализацию узлов и блоков устройства.

Регистр 1 множимого предназначен для хранения значения п-разрядного множимого.

Регистры 3 и 4 предназначены для хранения значений соответственно старшего и младшего разрядов частичных произведений, сформированных соответствующими блоками 2.

Каждый блок 2 вычисления разрядных зна -:ений произведения предназначен для вычисления произведения разряда множимого на разряд множителя, сложения полученного результата с разрядными слагаемыми и учета переноса из соседнего младшего блока. Он реализует функцию:

F =Õ У+.4 -г В -1- Р, где Х, V -- цифры сомножителей, поступающие на входы множимого и множителя блока;

4, В -- разрядные слагаемые, поступающие на входы первого и второго слагаемых блока;

Р— входной перенос, поступающий на вход переноса блока.

Таким образом, на выходах блока 2 формируются значения старшего и младшего разрядов разрядного произведения и переноса в старший разряд полученного произведения.

Блок 2 — комбинационного типа и Может быть реализован самыми различными способами по таблице истинности функционирования блока. Один из примеров реализации представлен на фиг. 2.

Умножитель 11 в блоке 2 производит умножение одноразрядных сомножителей, причем результат на его выходах может формироваться как в двухрядном, так и в многорядном коде.

Узел 1;2 суммирования предназначен для преобраз0вания многорядного кода в двухрядный.

Сумматор 13 предназначен для суммирования поступающей на его входы в двухрядном коде информации с учетом входного переноса. На его вы.ходах образуются !

0 два разряда результата в однорядном коде.

Перенос, поступающий в, старший разряд сумматора 13, подается и на выход переноса блока 2.

Элемент И 14 предназначен для подачи !

5 с разрешения сигнала на входе 7 устройства информации о переносе, образованном на выходе переноса соседнего младшего блока 2, на вход переноса сумматора 13.

Устройство работает следующим образом.

В исходном состоянии регис-.ры 3 и 4 обнулены, в регистре 1 миожимого хранится без знака и-разрядное значение множимого.

На вход 7 устройств-по,дан сигнал,,запрещающий распространение переноса между блоками 2.

В каждом из и первых тактов работы устройства на его вход 6 поступает по одному разряду множителя, начиная с младших разрядов. При этом в каждом -м блоке 2 производится умноженне разряда множимого, пост пающего на е"o вход множимого с

55 выхода 1 -го разряда регистра множимого, на разряд множителя, поступающий на его вход множителя с входа б множителя устройства, и прибавление к младшему разряду получившегося при этом произведения через входы второго и первого слагае лых блока 2 младшего разряда произведения (+! ) -го блока 2, сформированного в предыдущем также и хранимого в (i+1)-м регистре 4, и старшего разряда произведения -го блока 2, сформированного в предыдущем такте и хранимого в -м буферном регистре 3.

Сформированные младший и старший разряды произведения i-го блока 2 с его выходов записываются в i-е регистры 4 и 3 соответственно.

После выполнения п первых тактов работы устройства на его вход 6 множителя поступает нулевая информация, на вход 7 подается потенциал, разрешающий прохождение переноса между блоками 2. В результате этого в устройстве организуется цепь последовательно соединенных блоков 2 (последовательно соединенных линиями переноса сумматоров 13 блоков 2), используемая для быстрого распространения переноса.

В течение (и+1)-го такта работы устройства в -м блоке 2 производится сложение старшего разряда произведения -го. блока 2, сформированного в и-м такте и хранимого в -м регистре 3, с младшим разрядом произведения (+1) -го блока 2, сфор1529216

1О

"5

2О

Формула изобретения

50 мированным в и-м такте и хранимым в (;+1)-м регистре 4, а также прибавление значения переноса, формируемого в (n+1) -м такте на выходе переноса (i — 1)-ro блока 2.

После завершения переходного процесса в буферные регистры 4 с выходов блоков 2 записываются п старших разрядов произведения сомножителей.

Следует отметить, что вывод в устройстве п младших разрядов произведения осуществляется через его первый выход 9 в последовательном коде (по одному разряду в каждом иэ и первых тактов), а вывод п старших разрядов произведения — после завершения (п+1) -го такта через второй выход 10 устройства в параллельном коде.

В рассмотренном случае на вход 5 коррекции устройства и его вход 8 переноса во всех тактах работы подается нулевая информация. В тех же случаях, когда требуется получить округленное значение произведения, необходимо в первом также работы устройства на его вход 5 коррекции годать определенное значение информации (для двоично-кодированного шестнадцатиричного представления сомножителей значение информации на входе 5 в первом такте равно «1000»). Это позволяет осуществить округление результата без дополнительных временных затрат. Вход 5 может быть ис: пользован также для введения результирующей коррекции по знакам множимого и множителя в случае умножения чисел в дополнительном коде. Подобным же образом может быть использован и вход 8 переноса устройства.

Следует особо отметить, что в устройстве на (n+1) -м такте для распространения переноса используется наиболее быстродействующий путь (сигнал переноса, поступивший в блок 2, практически задерживается в нем только на время образования переноса в старший разряд его сумматора 13 от момента подачи входного переноса), поэгому задержка распространения переноса через блок 2 незначительна.

1. Устройство для умножения, содержащее регистр множимого, п блоков вычисления разрядных значений произведения (n-разрядность сомножителей) и две группы по п буферных регистров, причем вход множителя устройства соединен с входами множителя и блоков вычисления разрядных значений произведения, входы множимого которых соединены с выходами соответствующих разрядов регистра множимого, вход первого слагаемого -го блока вычисления разрядных значений произведения соединен с выходом -го буферного регистра первой группы соответсгвенно (I =—

1,и ), BXOJ B. OpOI C.ti t d031OI о J-t о б. 103<3 вычисления разрядных значений произведения соединен соответственно с выходом (j+1) -го буферного регистра второй группы (,=1,...,n — 1), входы -x буферных регистров первой и второй групп соединены соответственно с выходами старшего и младшего разрядов j-го блока вычисления разрядных значений произведения, выход первого буферного регистра второй группы соединен с гервым выходом устройства, вход коррекции которого соединен с входом второго слагаемого и-го блока вычисления разрядных значений произведения, отличающееся тем, что, с целью повышения быстродействия, выход переноса j ãо блока вычисления разрядных значений прои-ведения соединен соответственно с входом переноса (j+1) -го блока вычисления разрядных значений произведения, вход переноса первого блока вычисления разрядных значений произведения соединен с входом переноса устронства, управляющий вход которого соединен с входами разрешения переноса и блоков вычисления разрядных значений произведения, выходы и буферных регистров второй группы соединены с вторым выходом устройства.

2. Устройство по и. I, отличающееся тем, что каждый блок вычисления разрядных значений произведения содержит умножитель, узел суммирования, сумматор и элемент И, первый и второй входы которого соединены соответственно с входами переноса и разрешения переноса блока, а выход — с входом переноса сумматора, входы первого и второго слагаемых которого соединены соответственно с первым и вторым выходами узла суммирования, а выходы старшего и младшего разрядов суммы — соответственно с выходами старшего и младшего разрядов блока, входы множи мого и множителя которого соединены соответственно с первым и вторым входами умножите1я, выход которого соединен с первым входом узла суммирования, второй и третий входы которого соединены соответственно с входами первого и второго слагаемых блока, выход переноса которого соединен с выходом переноса сумматора.

15292!б

Составитель F.. Мурзина

Редактор О. Спесивых Техред И. Верее Корректор О. Ципле

Заказ 7642144 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР ! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4!5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101