Матричное устройство для деления

 

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых вычислительных машин. Целью изобретения является сокращение аппаратурных затрат. Эта цель достигается тем, что в устройство, содержащее матрицу ячеек 1 формирования остатков, (1/2N+2) элементов И 8,N блоков анализа 6 очередной цифры частотного, сумматор частного 9, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, ЭЛЕМЕНТ НЕ 5, ВВЕДЕНЫ N - 1 КОМБИНАЦИОННЫХ СЧЕТЧИКОВ 7. 4 ИЛ.

51) 4 G 06 Е 7 52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMY СВИДЕТЕЛЬСТВУ

l(g) уР Я ф+

СОЮЗ СОВЕТСНИХ

СОЦИАЛ Е:Т ИЧЕСНИХ - « Ф=" -.: —. « РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4307761/24-24 (22) 22.09.87 (46) 30.09.89. Бюл. ¹ 36 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) В.Е.Золотовский и P.Â.Êîðîáêîâ (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 1035602, кл. G 06 Е 7/52, 1982.

Авторское свидетельство СССР № 1247863, кл. G 06 Е 7/52, 1985, 2 (54) 11ЛТРИЧНОЕ УСТРОИСТВО ДЛЯ ДЕЧЕ 1ИЯ (57, Изобретение относится к выгислительной технике и может быть использовано при построении универсальных и специализированных цифровых вычислите -ьных машин. Целью изобретения является сокращение аппаратурных затрат. Эта цель достигается тем, что в устройство, содержащее матрицу ячеек 1 формирования остатков, (1/211+

+2) элементов И 8, блоков анализа б очередной цифры частного, сумматор частного 9, элемен.- ИСКЛЮЧИ%{ЕЕ ИЗВ1 элемент НЕ 5, введены Ы-1 комбина-ционньх счетчиков 7. 4 ил.

3 151! 74

Изобретение относится к области вычислительной техники и предназначено для использования в быстродействующих вычислительных Ms»i»HHGZ разного назначения.

Целью изобретения является сокращение аппаратурных затрат.

На фиг.(приведена функциональная схема устройства; на фиг.2-4 — примеры выполнения ячейки формирования остатка, блока анализа очередной цифры частного и комбинационного счетчика соответственно.

Матричное устройство для деле- 15 ния (фиг.1) содержит матрицу ячеек 1 формирования остатка, входы 2 делителя устройства, входы 3 делимого устройства, элемент ИСКЛНЧАНЩЕЕ ИЛИ 4, элемент НЕ 5, блоки 6 анализа очеред- 20 ной »п»фрь» частного, комбинационные счетчики 7, элементы И 8, сумматор 9 частного, входы " 1" 10 и "О" 11 устройства, выходы знака частного 12 и частного 13 устройства. Ячейка формирования остатка (фиг.2) содержит элемент ИСИПУ1АНЦЕЕ ИЛИ 14, элемент

И 15, сумматор 16, входы 17-21 ячейки, выходы 22, 23 ячейки.

Блок анализа очередной цифры част- 30 ного (фиг.3) содержит элемент 24 равнозначности, элемент И-ИЛИ-НЕ 25, элементы НЕ 26-28, входы 29-32 блока, выходы 33, 34 блока.

Комбина»ионный счетчик (фиг. 4) содержит элементы И 35, 36, элементы

ИСКЛИЧАЫЦЕЕ ИЛИ 37-39, входы 40-43 счетчика, выходы 44-46 счетчика.

Пусть разрядность делителя Y u частного Z равна N. Делимое Х мо-, 40

3N+2 жет иметь разрядность 2 . Дальнейшее увеличение разрядности Х не сказывается на значении частного. Для формирования остатков используется 45 матрица ячеек 1 формирования остатка.

Наращивание укороченных строк до N ячеек не влияет на формирование частного, так как разряды остатков, формируемые в отброшенных ячейках, не принимают участия в формировании частного.

Ц-разрядный делитель поступает на входы 2 делителя в дополнительном коде. Делимое Х также в дополнительном коде поступает на входы 3. В элементе ИСКЛЦЧАИЦ ЕЕ ИЛИ 4 формируется знак частного. На выходе элемента НЕ

5 формируется сигнал равенства знаков

8 делимого и делителя. В первой стра <е ячеек 1 формируется первый остато О

Х-Y если ваап Х = sign Y1

Х+» если sign Y »» sign Y.

Причем три старших разряда остатка формируются в однорядном коде, остальные — в двухрядном. Однорядный код остатка О поступает на вход блока 6 анализа очеред» ой цифры частного, который формирует сигналы С1 и С2, причем

С1 = sign О, + sign Y;

С2 = 1, если однорядный код О, не равен 1,11 или 0,00.

Сигналы С 1 и С2 управляют формированием остатка О во второй строке 20+Y, если С» =О, С = 1, 20, если С = О.

Три старших разряда остатка О также формируются в однорядном коде, остальные в двухрядном.

Для формирования однорядного кода используются пятые входы первой и второй ячеек 1 и комбинационный счетчик 7. Однорядный код из счетчика 7 поступает на вход блока 6 второй строки, который формирует сигналы С1, С2 для третьей строки. Аналогично устроены и последующие строки. Для обеспечения операции вычитания (посьлки единицы в младший разряд разности) в младшей ячейке первой строки пятый вход соединен с выходом элемента НЕ 5. Сигналы С1, С2, формируемые в блоках 6, поступают на сумматор 9 частного. На вход 10 постепенно подается сигнал " 1". На вход 11 постоянно подается нулевой сигнал, С выхода 12 считывается знак частного, с выходов 13 — значащие разряды.

В ячейках 1 формирования остатка (фиг.2) сигнал С1 подаваемый на вход 17 ячейки, задает операцию сложения или вычитания делителя. На вход 18 поступает делитель. На входы

19 и 20 поступают сумма и перенос двухрядного кода остатка. На вход 21 поступает сигнал С2. Двухрядный код очередного остатка фор1о»руется на выходах 23 (сумма) и 2? (перенос) .

Устройство работает по следующему алгоритму.

Первая строка ячеек 5 отыскивает первый остаток О,.

151

Х-У, если sign Y = sign Х, X+Y если sign Y sign Х.

Старшие 3 разряда О< формируются в виде однорядного кода О„, последующие - двухрядного кода О, . Однорядный код О«и знак делителя поступают в блок 6. Блоки 6 первой и последующих строк формируют на выходе 33 сигнал равенства знаков С1 и на выходе 34 сигнал ненулевого значения разряда частного С2, причем

С1 = 1, если sign Y = sign О „ у

С2 = 1, если О,, Ô0,00 и О„ф1,11.

Все последующие строки ячеек 1 формируют очередной остаток по алгоритму:

20;+Y, если С1=1, и С2=1, 20;-Y если С1=1 и С2=1, 20;, если С2=0.

Три старших разряда остатка О „, представляются в виде однорядного кода. Остальные разряды О<,+, представляются в виде двухрядного кода.

Частное Е формируется по следующему алгоритму

sign Z = sign Х + sign Y.

Значащий i-й разряд частного Z принимает значения

+1, если С1=1 и С2=1, -1, если С1=0 и С2=1, О, если С2=0.

Формула изобретения

Матричное устройство для деления, содержащее матрицу, N x .М ячеек формирования остатка (N — разрядность делителя, М вЂ” разрядность делимого, 3N+2 N+4

М =, ), в которой первые 2 строк содержит N ячеек формирования остатN+4 ка, а каждая последующая (2 + i) строка содержит N-2i ячеек формирова.

N+4 ния остатка (i = 1, ° . °,N),сумма1 2 тор частного, — (0+2) элементов И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ и N блоков анализа очередной цифры частного, причем информационные входы делителя устройства соединены соответственно с первыми входамИ ячеек формирования остатка всех строк мат1748!

О

55 рицы, вторые входы которьж и первые входы младших ячеек j-x строк матN+4 рицы (1 = 2,..., ) соединены соответственно с информационными входами делимого устройства, вход логической единицы которого соединен с третьими входами ячеек формирования остатка первой строки матрицы и входом переноса младшего разряда сумматора частного, выходы которого соединены с выходами частного устройства, входы знаковых разрядов делимого и делителя которого соединены с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход которого соединен с выходом знака частного устройства и входом элемента НЕ, выход которого соединен с четвертыми входами ячеек формирования остатка первой строки матрицы, первый и второй выходы всех блоков анализа очередной цифры частного, кроме N-го блока анализа очередной цифры частного, соединены соответственно с третьими и четвертыми входами ячеек формирования остатка

К-х строк матрицы (К = 2,..., N), первый If второй вьжоды младших ячеек формирования остатка j-x строк матрицы соединены через соответствующие элементы И с пятыми входами тех же ячеек, пятые входы ш-х ячеек формирования остатка первой строки матрицы (m = 4,..., N-1) и (N-1)-х ячеек формирования остатка строк матрицы, начиная со второй, соединены с входом логического нуля устройства, первый и второй выходы блоков анализа очередной цифры частного соединены соответственно с входами разрядов первого и второго слагаемых сумматора частного, первые выходы ячеек формирования остатка, начиная с четвертой ячейки, (К-1)-й строки матрицы соединены соответственно с вторыми входами ячеек формирования остатка, начиная с третьей ячейки, К-й строки матрицы, вторые выходы ячеек формирования остатка, начиная с пятой ячейки (К-1)-й строки матрицы соединены соответственно с пятыми входами ячеек формирования остатка, начиная с третьей ячейки, К-й строки матрицы, о т л и ч а ю щ е ес я тем, что, с целью сокращения аппаратурных затрат, в него введены

N-1, комбинационных счетчиков, причем вторые выходы второй, третьей.и

1511748 четвертой ячеек формирования остатка первой строки матрицы соединены соответственно с пятыми входами первой, второй и третьей ячеек формирова5 ния остатка первой строки и матрицы, первые выходы которых соединены соответственно с первым, вторым и третьим входами первого блока анализа очередной цифры частного, выход элемента НЕ соединен с пятым входом м адшей ячейки формирования остатка первой строки матрицы, первые выходы второй и третьей ячеек формирования остатка первой строки матрицы соединены соответственно с вторыми входами первой и второй ячеек формирования остатка второй строки матрицы, вторые выходы второй и третьей ячеек формирования остатка К-й строки матрицы соединены соответственно с пятыми входами первой и второй ячес: .. формирования остатка К-й строки рицы, первые выходы первой, второ.":.. и третьей ячеек формирования остатка и второй выход четвертой ячейки формирования остатка К-й строки матрицы соединены с входами (К-1)-го комбинационного счетчика, первый, второй и третий выходы которых соединены соответственно с первым, вторым и третьим входами К-ro блока анализа очередной цифры частного, четвертые входы блоков анализа очередной цифры частного соединены с входом знакового разряда делителя устройства, второй и третий выходы N-1 комбинационных счетчиков соединены соответственно с вторыми входами первой и второй ячеек формирования остатка

К-й строки матрицы.

1511748

Составитель Е.Мурзина

Редактор О.Спесивых Техред М,Дидык Корректор С.Черни

Заказ 5905/52 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 1

Матричное устройство для деления Матричное устройство для деления Матричное устройство для деления Матричное устройство для деления Матричное устройство для деления 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в ЭВМ для выполнения арифметических действий

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ

Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств для умножения чисел, представленных в двоичный и десятичной системах счисления

Изобретение относится к вычислительной технике и может быть использовано в составе систем сбора и обработки информации

Изобретение относится к цифровой вычислительной технике и предназначено для использования в универсальных и специализированных цифровых вычислительных устройствах

Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств для умножения двоичных и десятичных чисел

Изобретение относится к цифровой вычислительной технике и предназначено для использования в специализированных и универсальных вычислительных устройствах

Изобретение относится к цифровой вычислительной технике и может быть использовано в высокопроизводительных цифровых процессорах, прежде всего специализированных, предназначенных, например, для цифровой обработки сигналов

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных вычислительных устройств

Изобретение относится к вычислительной технике ,в частности, к электронным вычислительным цифровым машинам

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх