Цифровой синтезатор частоты

 

Изобретение относится к радиотехнике. Цель изобретения - повышение быстродействия и чистоты спектра выходного сигнала. Синтезатор содержит накапливающий сумматор (НС) 1, преобразователи 2,8 и 9 кода, ограничитель 3 с регулируемым порогом ограничения, коммутатор 4, ЦАП 5, фильтр 6 нижних частот и г-р 7 опорной частоты. Входной код после преобразования в преобразователях 8 и 9, а также в последовательно соединенных НС 1 и преобразователе 2 поступает на ограничитель 3. При этом в НС 1 формируется периодическая параболическая ф-ция путем двойного интегрирования кода. Если полученную параболоиду ограничить, то в гармонических составляющих параболоиды появится коэф., зависящий от порога ограничения. Меняя порог ограничения, можно менять соотношения гармоник в спектре выходного сигнала вплоть до полного отсутствия какой-либо гармоники. Определив оптимальный порог ограничения для различных значений входных кодов синтезатора по минимальным паразитным спектральным составляющим в выходном сигнале и записав его в память преобразователей 8 и 9, можно улучшить х-ки выходного спектра. В синтезаторе может быть различным выполнение ограничителя 3 и НС 1. 2 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (ll) (51) 4 Н 03 В 1 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЭОБРЦТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21 ),, 4380259/24-09 (22) 16.02.88 (46) 15.12.89. Вюл. )) 46 (72) Г.Н. Прохладин (53) 621. 373. 42 (088. 8) (56) Авторское свидетельство СССР

У 1374398, кл. Н 03 В 19/00, 1986.

Авторское свидетельство СССР

Ф 966849, кл. Н 03 В 21/02, 1980. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТЫ (57) Изобретение относится к радиотехнике. Цель изобретения — повышение быстродействия и чистоты спектра выходного сигнала. Синтезатор содерзят накапливающий сумматор (НС)

1, преобразователи 2, 8 и 9 кода, ограничитель 3 с регулируемым порогом ограничения, коммутатор 4, ЦАП

5,. фильтр 6 нижних частот и r-p 7 опорной частоты. Входной код после преобразования в преобразователях

8 и 9, а также в последовательно соединенных НС 1 и преобразователе 2 поступает на ограничитель 3. При этом в НС 1 формируется периодическая параболическая h-ция путем двойного интегрирования кода. Если полученную параболоиду ограничить, то в гармонических составляющих параболоиды появится коэф., зависящий от порога ограничения. Иеняя порог ограничения, можно менять соотношения гармоник в спектре выходного сигнала вплоть до полного отсутствия какой-либо гармоники. Определив оптимальный порог ограничения для различных значений входных кодов синтезатора по минимальным паразитным спектральным составляющим в выходном сигнале и записав его в память преобразователей 8 и 9, можно улучшить х-ки выходного спектра. В синтезаторе может быть различным выполнение ограничителя 3 и НС 1. 2 з.п.ф-лы, 2 ил.

152

Изобретение относится к радиотехнике и может быть использовано в технике средств связи для получения дискретного множества частот.

Цель изобретения — повышение быстродействия и чистоты спектра выходного сигнала.

На фиг. 1 представлена электрическая структурная схема цифрового синтезатора частоты; на фиг. 2 — электрическая структурная схема накапливающего сумматора.

Цифровой синтезатор частоты содержит накапливающий сумматор (НС) 1, первый преобразователь 2 кода, ограничитель 3 с регулируемым порогом ограничения, коммутатор 4, цифроаналоговый преобразователь (ЦАП) 5, фильтр

6 нижних частот, генератор 7 опорной частоты, второй 8 и третий 9 преобразователи кода. При этом ограничитель 3 содержит регис"..р 10 кодов, первый 11 и второй 12 компараторы кодов, первый 13 и второй 14 JK-триггеры.

Накапливающий сумматор 1 образуют первый сумматор 15 кодов, первый регистр 16 памяти, блок элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 17, второй сумматор

18 кодов, второй регистр памяти 19 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20.

Цифровой синтезатор частоты работает следующим образом.

В зависимости от входного кода на установочном входе цифрового синтезатора частоты на выходе НС 1 появляется текущее значение кода установленной частоты. Так как НС 1 выполнен в виде последоват ельно соединенных сумматора 15, регистра 16 памяти, блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

17, сумматора 18 и регистра 19 памяти, а также элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

20, изменение кода на его выходе описывается параболической периодическои функцией Y = Х при — т Х

Если старший разряд выходного кода НС 1, который задается состоянием выхода второго блока элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 20, равен нулю, то код с его выхода проходит через первый преобразователь кода 2 без изменения, формируется отрицательная полуволна параболоиды. Если < тарший разряд выходного кода НС 1 равен единице, то код преобразуется в обратный и формируется положительная полуволна. В результате сигнал на

9403 4 выходе первого преобразователя кода

2 описывается функцией:

8 . 81пЗХ Sin 5Х

Y=---- SinX +-- — — +-- — --- + )

3

Если полученную параболоиду ограничить, то в гармонических составляющих параболоиды появится коэффициент, зависящий от порога ограничения. Me- < няя порог ограничения, можно менять соотношения гармоник в спектре выходного сигнала вплоть до полного отсутствия какой-либо гармоники.

Код с выхода первого преобразователя 2 кода поступает в ограничителе

3 на входы регистра 10 и компараторов 11 и 12. Если значение данного кода меньше кода на выходе преобра20 зователя 9 кода, но больше кода на выходе преобразователя 8, то на Квходах JK-триггеров 14 и 13 имеетI! 1I ниtl ся значение 1, а на Л-входах — 0

По тактовому импульсу, поступающему с генератора 7, данный код записывается в регисто 10. à JK-триггеры 13 и 14 имеют на инверсных выходах уровень "1". При этом коммутатор 4 пропускает код с выхода регистра 10, который преобразуется в ЦАП 5 и фильтре 6 в аналоговое напряжение. Если код с выхода преобразователя 2 больше кода на выходе преобразователя 9, то на J-входе второго JK триггера 14

11 1I присутствует уровень 1, а на К-вхо35 де — уровень "0", а на входах первого JK-триггера 13 наоборот. После тактового импульса второй JK — òðèããåð

14 устанавливается в единичное состояние, а первый JK-триггер 13 — в

40 нулевое, коммутатор 4 пропускает код, установленный на выходе третьего преобразователя 9 кода ° Если код с выхода первого преобразователя 2 кода меньше кода, установленного на вы45 ходе второго преобразователя 8 кода, то состояние выходов JK-триггеров 13 и 14 меняется на обратное относительно второго варианта и коммутатор 4 пропускает код, установленный на вы50 ходе второго преобразователя 8 кода.

Формирование периодической параболической функции в НС 1 производится путем двойного интегрирования кода

55 на кодовом входе НС 1. Первый интегратор состоит из сумматора 15 и регистра 16 памяти и формирует пилообразный сигнал. Если (М-1)-й разряд первого регистра памяти 16 равен нулю, то

5 1529 блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 17 пропускает код с кодового выхода первого регистра 16 памяти без изменения, если (М-1)-й разряд равен единице, то код инвертируется ° Таким образом, на выходе блока элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 17 формируется сигнал с треугольной характеристикой, который подается на вход второго интегратора, содержащего сумматор 18 и регистр 19 памяти. Для получения положительной полуволны параболоиды на выходе элемента ИСКЦЮЧА(О(1(ЕЕ ИЛИ 20 формируется сигнал старшего разряда кодового сигнала НС 1. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

20 реализует функцию

"м (м- 1+ м X (м- 1 где Х, Х(„„„) — сигналы с М-го и (М-1)-го старших разрядов первого регистра 16 памяти.

Определив оптимальный порог ограничения для различных значений входных кодов цифрового синтезатора частоты по минимальным паразитным спектральным составляющим в выходном сигнале и записав его в память преобразователей 8 и 9 кода, можно значительно улучшить храктеристики выходного спектра цифрового синтезатора частот.

403

Формула из о бр е те ния

1 ° 1(ифровой синтезатор частоты, содержащий последовательно соединенные генератор опорной частоты, накапливающий сумматор и первый преобразователь кода, последовательно соединенные коммутатор, цифроаналоговый преобразователь и фильтр нижних частот, при этом кодовый вход накапливаю щего сумматора является установочным входом цифрового синтезатора частоты, отличающийся тем, что, с целью повышения быстродействия и чистоты спектра выходного сигнала, введены нторой преобразователь кода, "ретий преобразователь кода и ограничитель с регулируемым порогом ограничения, первый, второй, третий входы, первый и второй выходы которого соответственно соединены с выходом первого преобразователя кода, выходом второго преобразователя кода, выходом третьего преобразователя кода, первым входом коммутатора и вторым входом коммутатора, третий и четвертый входы которого соответственно

55 подключены к выходу второго преобразователя кода и к выходу третьего преобразователя кода, тактовьп» вход ограничителя с регулируемым порогом ограничения объединен с тактовыми входами коммутатора, цифроаналогового преобразователя, второго преобразователя кода и третьего преобразователя кода и подключен к выходу генератора опорной частоты, а кодовые входы второго и третьего преобразователей кода соединены с кодовым входом накапливающего сумматора.

2. Синтезатор по п. 1, о т л и— ч а ю шийся тем, что ограничитель с регулируемым порогом ограничения содержит первый компаратор кодон, второй компаратор кодов, первый JKтриггер, второй JK òðèããåð и регистр кодов, кодовый вход которого объединен с первым входом первого компаратора кодов и с вторым входом второго компаратора кодов и является первым входом ограничителя с регулируемым порогом ограничения, второй вход первого компаратора кодов и первый вход второго компаратора кодов являются соответстненно вторым и третьим входами ограничителя с регулируемым порогом ограничения, первый и второй выходы первого компаратора кодов подключены соответственно к J-входу и Квходу первого JK-триггера, первьп» и второй выходы второго компаратора кода соединены соответственно с Jвходом и К-входом второго JK-триггера, тактовьп» вход которого объединен с тактовым входом первого JK-триггера и с тактовым входом регистра кода и является тактовым входом ограничителя с регулируемым порогом ограничения, первым и вторым выходами которого соответственно являются выход регистра кода и объединенные выходы первого и второго 1Г-триггеров, 3. Синтезатор по п. 1, о т л и ч а ю шийся тем, что накапливающий сумматор содержит последовательно соединенные первый сумматор кодов, первь»»» регистр памяти, блок элементов

ИСКЛЮЧАРЗЩЕЕ ИЛИ, второй сумматор кодов и второй регистр памяти, а также элемент ИСКЛЮЧАЮ(»1ЕЕ ИЛИ, первый вход которого подключен к выходу старшего

М-ro разряда первого регистра памяти, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ объединен с вторым входом первого блока элементов ИСКЛЮЧАЮ(1(Е1 . ИЛИ и

1529403

Составитель 10.Ковалев

Техред Л.Олийнык

Корректор Т Палий

Редактор Л.Пчолинская

Заказ 7757/53 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 подключен к выходу (M-1)-го разряда первого регистра памяти, кодовый выход которого подключен к первому входу первого сумматора кодов, второй вход которого является кодовым входом накапливающего сумматора, тактовые входы первого и второго регистров памяти объединены и являются тактовым входом накапливающего сумматора, кодовый выход второго регистра памяти подключен к второму входу второго сумматора кодов, при этом кодовый выход второго регистра памяти и выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются кодовым выходом накапливающего сумматора.