Формирователь логических перепадов

 

Изобретение относится к вычислительной технике и может быть использовано при создании запоминающих устройств на интегральных микросхемах. Цель изобретения - расширение функциональных возможностей формирователя логических перепадов за счет реализации логической функции И. Устройство содержит эммиттерные повторители на транзисторах 1 и 2, шину 3 питания, информационные входы 4,5 формирователя, опорные элементы на резисторах 6,7,12, дифференциальный каскад на транзисторах 8,9, два генератора тока на транзисторах 10, 11, информационные выходы формирователя логических перепадов 13, 14. 1 ил.

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК П,1 С 11 С 7/ОО

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А8ТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУД АРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4286494/24-24 (22) 17.07.87 (46) 23.12.89. Бюл. Ф 47 (72) М.О.Вотвиник, С.Л.Лавров, М.П.Сахаров и И.В.Черняк (53) 68 1.327.6 (088 ° 8) (56) Авторское свидетельство СССР

В 1334177, кл. G 11 С 7/00, 1986.

Авторское свидетельство СССР

У 1368918, кл ° G 11 C 7/00, 1986. (54) ФОРМИРОВАТЕЛЬ ЛОГИЧЕСКИХ ПЕРЕПАДОВ (57) Изобретение относится к вычислительной технике и может быть исполь„„SU„„ ll 531157 А1 зовано при создании запоминающих у T ройстн на интегральных микросхемах.

Цель изобретения — расширение функциональных возможно(.тей формирователя логических перепадов за счет реализации логическсй функции И. Устройство содержит эмиттерные повторители на транзисторах 1 и 2, шину 3 питания, информационные входы 4,5 формирователя, опорные элементы на резисторах 6, 7, 12, дифференциальный каскад на транзисторах 8,9, два генератора тока на транзисторах 10, 11, информационные выходы формировате IB логических перепадов 13, 14. 1 ил.

1S31157

Изобретение относится к вычислительной технике и может быть использовано при создании запоминающих устройств на интегральных микросхемах.

Целью изобретения является расширение функциональных воэможностей формирователя логических перепадов за счет реализации логической функции И. 10

На чертеже представлена электрическая схема формирователя.

Формирователь содержит эмиттерные повторители на транзисторах 1 и 2, шину 3 питания, информационные входы 15

4 и S формирователя, первый и второй опорные элементы на резисторах 6 и 7, дифференциальный каскад на транзисторах 8 и 9, два генератора тока на транзисторах 10 и 11, третий опорный 20 элемент на резисторе 12, информационные выходы 13 и 14 формирователя логических перепадов.

Формирователь логических перепа- 25 дов работает следующим образом.

Напряжение питания подается на шину 3 питания, к которой подключены коллекторы транзисторов 1,2,8 и 9.

Ввиду того, что транзисторы 8 и 9 дифференциального каскада топологически идентичны и одинаковы по величине резисторы 6 и 7, а также топологически идентичны транзисторы 10 и 11 ге,нераторов тока, то очевидно, что прн

35 равных напряжениях на входах 4 и 5 формирователя напряжения на выходах 13 и 14 тоже равны.

Так как напряжение на любом выходе всегда определяется падением напряже40 ния на соответствующем резисторе (6 или 7), то при равных токах генераторов на транзисторах 10 и 11 напряжения на выходах равны между собой и являются напряжениями высокого уровня:45

Ug (= "Вх Uo I R = 2 Uo где Ugд — напряжение на входе;

Uo — прямое падение напряжение на р-и-переходе база-эмиттер;

I — ток, задаваемый генератором 50 тока (.а транзисторе 10 или

11) 1

R — сопротивление резистора (6 и 7).

Так как резистор 12 является общим, 55 то токи генераторов тока равны при условии работы транзисторов 10 и 11 в активном режиме. Выходное напряжение логической "1" равно 2U, а выходное йапряжение логического "0" меньше

2 /о °

При подаче на вход 4 напряжения низкого уровня, а на вход 5 - напряжения высокого уровня, на выходе 13 схемы имеется напряжение низкого уровня, а на выходе 14 — напряжение высокого уровня. При этом напряжение на выходе 14 определяется по формуле

/ /

U»»„=U „-П -I К где Кт — сопротивление резистора 7.

При подаче на вход 4 напряжения высокого уровня напряжения на эмиттерах транзисторов 1 и 2 эмиттерных повторителей одйнаковые и равны

П& Па

При этом напряжение на выходах формирователя равны 2U

Формула изобретения

Формирователь логических перепадов, содержащий первый и второй эмиттерные повторители, дифференциальный каскад на двух транзисторах, генератор тока на двух транзисторах и три опорных элемента на резисторах, базы эмиттер ных повторителей являются инфомационными входами формирователя логических перепадов, коллекторы эмиттерных повторителей соединены с шиной питания, а эмиттеры — с одним из выводов первого и второго резисторов, вторые выводы которых соединены соответственно с базами первого и второго транзисторов дифференциального каскада и с коллекторами первого и второго транзисторов генераторов тока, базы которых объединены и соединены с объединенными эмиттерами транзисторов дифференциального каскада, одним выводом третьего резистора, второй вывод которого соединен с общей шиной и эмиттерами первого и второго транзисторов, отличающийся тем, что, с целью расширения функциональных возможностей формирователя логических перепадов за счет реализации логической функции И, транзистор первого эмиттерного повторителя выполнен двухэмиттерным, второй эмиттер которого соединен с эмиттером второго эмиттерного повторителя, коллекторы транзисторов дифференциального каскада подключены к шине питания, а базы транзисторов дифференциального каскада являются информационными выходами формирователя логических перепадов.

Формирователь логических перепадов Формирователь логических перепадов 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано при разработке интегральных схем на полевых транзисторах

Изобретение относится к микроэлектронике и может быть использовано в цифровых интегральных схемах на полевых транзисторах

Изобретение относится к импульсной технике и предназначено для построения цифровых устройств

Изобретение относится к электронике и вычислительной технике

Изобретение относится к импульсной технике, предназначено для построения систем сбора и обработки информации в больших интегральных схемах на основе инжекционной логики

Изобретение относится к области вычислительной техники и микроэлектроники и предназначено для построения контролепригодных устройств цифровой обработки информации

Изобретение относится к радиоэлектронике и может использоваться в устройствах автоматического контроля и для создания резервированных систем

Изобретение относится к логическим элементам, предназначенным для формирования пороговых логических функций

Изобретение относится к автоматике, вычислительной технике и может использоваться в системах управления

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх