Логический элемент

 

Изобретение относится к импульсной технике и предназначено для построения цифровых устройств. Логический элемент содержит входные транзисторы 1, 2, промежуточные транзисторы 8, 9, 33, неинвертирующий каскад 23, инвертирующий каскад 17. Введение диодов 19, 21, 28, 32, промежуточного транзистора 33, резистора 34, неинвертирующего 30 и инвертирующего 26 выходных каскадов, соединенных соответствующим образом, позволяет расширить функциональные возможности логического элемента. Логический элемент с двумя входами позволяет реализовать четыре логические функции на выходах элементов ИЛИ-НЕ, И-НЕ, ИНВЕРСИЯ X1, ИНВЕРСИЯ X2, где X1, X2 - логические состояния сигналов на первом и втором входах устройства. 1 ил.

СООЗ СОЕЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (191 (Ю

Юв 4 Н 0 19 088

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4404864/24-21 (22) 05.04.88 (46) 15.12.89. Бюл. к- 46 (71) Винницкий политехнический институт (72) В.В.Стронский, В.М.Кичак, В.А.Гикавый и С.Ф.Смешко (53) 621.374 (088.8) (56) Авторское свидетельство СССР

Р 1261105, кл. Н 03 К 19/088, 1986, (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к импульсной технике и предназначено для построения цифровых устройств, Логический элемент содержит входные транзисторы 1, 2, промежуточные транзис2 торы 8, 9, 33, неинвертирующий каскад 23, инвертирующий каскад 17.

Введение диодов 19, 21, 28, 32, промежуточного транзистора 33, резистора 34, неинвертирующего 30 и ннвертирующего 26 выходных каскадов, соединенных соответствующим обраэомпозволяет расширить функциональные возможности логического элемента.

Логический элемент с двумя входами позволяет реализовать четыре логические функции на выходах элементов

ИЛИ-НЕ, И-НЕ, ИНВЕРСИЯ Х1, ИНВЕРСИЯ

Х2, где Х1, Х2 — логические состояния сигналов на первом и втором входах устройства. 1 ил. l табл. вого промежуточного транзистора 8, а база — с базой второго промежуточного транзистора 9, коллектор которого через шестой резистор 34 подключен к шине питания 5.

Предлагаемый логический элемент работает следующим образом.

Пусть в исходном состоянии на входах 6 и 7 присутствует низкий потенциал, что соответствует значению

"0". В этом случае входные транзисторы 1 и 2 открыты, на их коллекторах и базах промежуточных транзисторов 8, 9 и 33 находится низкий потенциал, что обусловливает закрытое состояние промежуточных транзисторов

8, 9 и 33. На коллекторах промежуточных транзисторов 8, 9 и 33 при2р сутствует высокий потенциал и на входы 22 и 29 неинвертирунщего 23 и неинвертирующего 30 каскадов поступает ток от шины 5 питания соответсвенно через резистор 10, прямо.

25 включенный диод 21, резистор 34, прямо включенный диод 28, что соответствует высокому потенциалу на входах 22 и 29 неинвертирующего 23 и неинвертирующего 30 каскадов. Не" инвертирующий 23 и неинвертирующий

30 каскады повторяют сигналы, поступающие на их входы 22 и 29 и на выходах 24 и 31 устройства присутствует высокий потенциал, т.е. "1", Промежуточные транзисторы 8, 9 и

33 закрыты, их эмиттерные токи отсутствуют, входы 25 и 16 инвертирующего 26 и инвертирующего 17 выходных каскадов имеют низкий потенциал, 40 так как входы 25 и 16 соединены соответственно через резисторы 20 и 14 с общей шиной 15. Инвертирующий 17 и инвертируюший 26 выходные каскады инвертируют сигналы, поступающие на

45 их входы 16 и 25 и на выходах 18 и

27 устройства присутствует высокий потенциал, т.е. "1".

Если на входе 6 присутствует

"0", а на входе 7 — "1", то входной транзистор 1 открыт, потенциал его коллектора и базы промежуточного транзистора 8 низкий, что обуславливает закрытое состояние промежуточного транзистора 8. Эмиттерный ток закрытоro промежуточноro транзистора

8 отсутствует, и на входе 25 инвертирующего выходного каскада 26 имеется низкий потенциал, так как вход

25 подКлючен к общей шине 15 через з 1529441

Изобретение относится к импульсной технике и предназначено для построения цифровых устройств.

Цель изобретения — расширение

5 функ цио н альных во зможно с т ей ло гического элемента.

На чертеже приведена схема предлагаемого логического элемента.

Логический элемент содержит первый I и второй 2 входные транзисторы, базы которых через первый 3 и второй

4 резисторы подключены к шине 5 питания, эмиттеры подключены к первому 6 и второму 7 входам устройства, а коллекторы соединены с базами соответственно первого 8 и второго

9 промежуточных транзисторов, коллектор первого промежуточного транзистора 8 через третий резистор

I 0 подключен к шине 5 питания, эмиттер второго промежуточного транзистора 9 соединен с базой двухэмиттерного транзистора 11, первый эмиттер 12 которого соединен с базой второго промежуточного транзистора

9, второй эмиттер 13 — с базой первого промежуточного транзистора 8, а коллектор через четвертый резистор

14 подключен к общей шине 15 входу

16 первого инвертирующего выходного ! каскада 17, выход которого является первым выходом 18 устройства, эмиттер первого промежуточного транзистора 8 соединен с анодом первого диода 19 катод которого через пятый резистор 20 подключен к общей шине

15, коллектор первого промежуточного транзистора 8 соединен с анодом второго диода 21, катод которого подключен к входу 22 первого неинвертирующего каскада 23, выход которого является вторым выходом 24 устройства, катод первого диода 19 подключен к входу 25 второго инвертирующего каскада 26, выход которого является третьим выходом 27 устройства, коллектор второго промежуточного транзистора 9 соединен с анодом третьего диода 28; катод которого подключен к входу 29 второго неинверти.рующего каскада 30, выход которого является четвертым выходом 31 устройства, база первоro промежуточного транзистора 8 соединена с катодом четвертого диода 32, анод которого соединенен с эмиттером третьего промежуточного транзистора 33, коллектор которого соединен с коллектором пер944! 6

5 152 резистор 20. Инвертирующий выходной каскад 26 инвертирует сигнал, поступающий на его вход 25, и на выходе

27 устройства присутствует высокий потенциал, т.е. "1".

Входной транзистор 2 Ъаходится в инверсном активном режиме и его базовый ток, определяемый резистором 4, обусловливает открытое состояние промежуточного транзистора 9. Эмиттерный ток промежуточного транзистора

9 через базу двухэмиттерного транзистора 11 ответвляется во второй эмиттер 13, соединенный с низким потенциалом коллектора открытого входного транзистора 1, Двухэмиттерный транзистор ll открыт, на его коллекторе и входе 16 инвертирующего выходного каскада имеется низкий потенциал. Инвертирующий выход ной каскад 17 инвертирует сигнал, поданный на его вход 16 и на выходе

18 устройства присутствует высокий потенциал. На коллекторе открытого промежуточного транзистора 9 находится низкий потенциал и на вход 29 неинвертирующего выходного каскада

30 ток от шины питания 5 не поступает, что соответстВует низкому потенциалу на входе 29. Неинвертирующий выходной каскад 30 повторяет сигнал, поданный на его вход 29 и на выходе 31 устройства присутствует низкий потенциал, т.е. "0".

Промежуточный транзистор 33 открыт, так как в его базу поступает ток от входного транзистора 2, находящегося в инверсном активном режиме, а эмиттер промежуточного транзистора 33 через прямо включенный диод 32 соединен с низким потенциалом коллектора открытого входного транзистора 1. На коллекторе открытого промежуточного транзистора 33 имеется низкий потенциал, и на вход 22 неинвертирующего выходного каскада

23 ток от шины 5 питания не поступает, что соответствует низкому потенциалу на в соде 22 неинвертирующего выходного каскада 23. Неинвертирующий выходной каскад 23 псвторяет сигнал, поданный на его вход 22, и на выходе 24 устройства присутствует !

1 1t низкий потенциал, т.е. 0

T l j I I

Если на входе 6 присутствует 1 а на входе 7 — "0", входной транзистор 1 находится в инверсном активном режиме и его базовый ток, определяемый резистором 3 обуславливает открытое состояние промежуточного транзистора 8. На коллекторе открытого промежуточного транзистора 8 имеется низкий потенциал, и ток от шины питания 5 не поступает на вход

22 неинвертирующего выходного каскада 23, что соответствует низкому потенциалу на входе 22, Неинвертирующий выходной каскад 23 повторяет сигнал, поданный на его вход 22 и на выходе 24 устройства присутствует "0".

Эмиттерный ток открытого промежуточного транзистора 8 создает на входе 25 инвертирующнй выходной каскад 26 и резисторе 20 положительное падение напряжения,. что соответствует подаче на вход 25 "1". Инвертирующий выходной каскад 26 инвертирует сигнал, поданный на его вход

25, и на выходе 27 устройства присутствует "0" °

Промежуточные транзисторы 9 и 33 закрыты, так как их базы соединены с низким потенцалом коллектора открытого входного транзистора 2. На коллекторе закрытого промежуточного транзистора 9 имеется высокий потенциал, и на вход 29 неинвертирующего выходного каскада 30 поступает ток от шины 5 питания через резистор 34, прямо включенный диод 28, что соответствует подаче "1 на вход 29, Неинвертирующий выходной каскад 30 повторяет сигнал, поданный на его вход 29, и на выходе 31 устройства присутствует 1". Эмиттерный ток закрытого промежуточного транзистора 9 отсутствует, на входе 16 инвертирующего выходного каскада 17 имеется низкий потенциал, так как вход 16 подключен через резистор 14 к общей шине 15 ° Инвертирующий выходной каскад 17 инвертирует сигнал, поданный на его вход 16 и на выходе 18

11 11 устройства присутствует 1

Если на входах 6 и 7 присутствует

"1", входные транзисторы l и 2 находятся в инверсном активном режиме и их базовые токи, определяемые резисторами 3 и 4, обусловливает открытое состояние промежуточных транзисторов 8 и 9, Промежуточный транзистор 33 открыт, и через эмиттерный переход промежуточного транзистора

33 и диод 32 ток не протекает, так как база промежуточного транзистора

1529441

33 и катод диода 32 йодключены к одинаковым потенциалам беэ открытых промежуточных транзисторов 8 и 9.

На коллекторе открытого промежуточного транзистора 8 имеется низкий потенциал, и на вход 22 неинвертируюmего выходного каскада 23 ток от шины питания не поступает, что соответствует подаче на вход 22 уровня

"0". Неинвертирующий выходной каскад

23 повторяет сигнал, поданный на его йход 22, и на выходе 24 устройства присутствует "0". Эмиттерный ток открытого промежуточного транзистора 8 создает на входе 25 инвертирующего выходного каскада 26 и резисторе 20 положительное падение, напряжения, что соответствует подаче на вход 25 уровня "1". Инвертирующий выходной каскад 26 инвертирует сигнал, поданный на его вход 25, и на выходе 27 устройства присутствует "0". Двухэмиттерный транзистор 11 находится в инверсном активном режиме, так как его первый 12 и второй 13 эмиттеры соединены с высокими потенциалами коллекторов входных транзисторов 1 и

2 и эмиттерный ток открытого промежуточного транзистора 9 ответвляется в коллектор двухэмиттерного транзистора 11, что создает на входе

16 инвертирующего выходного каскада

17 и резисторе 14 положительное падение напряжения, т,е . высокий по-. тенциал на входе 16. Инвертирующий выходной каскад 17 инвертирует сигнал, поданный еа его вход 16, и на выходе 18 устройства присутствует низкий потенциал, т.е ° "0", Диоды 21 и 28 предназначены для надежного запирания неинвертирующего

23 и неинвертирующего 30 выходных каскадов при различных значениях сигналов на входах 6 и 7. Диод 19 предназначен для обеспечения одинаковых порогов включения промежуточных транзисторов 8 и 9, Диод 32предназначен для обеспечения одинаковых порогов включения промежуточных транзисторов 9 и 33 при подаче на

- вход 6 "0", а на вход 7 — "1" °

Состояния входов и выходов логического элемента сведены в таблицу.

Из таблицы видно, что на входах

24, 18, .27 и 31 реализуются логические функции соответственно: ИЛИНЕ, И-НЕ, ИНВЕРСИЯ Х1, ИНВЕРСИЯ Х2, где Хl, Х2 сосгояние логических сигналов на входах соответственно би7.

Логический элемент, содержащий первый и второй входные транзисторы, базы которых через первый и второй резисторы подключены к шине питания, эмиттеры — к первому и второму входам элемента, а коллекторы соединены с базами соответственно первого и второго промежуточных транзисторов, коллектор первого промежуточного транзистора через третий резистор подключен к шине питания, а эмиттер второго промежуточного транзистора соединен с базой двухэмиттерного транзистора, первый и второй эмиттеры которого соединены соответственно с базами второго и первого промежуточных транзисторов, а коллектор через четвертый резистор подключен к общей шине и соединен с входом первого инвертирующего выходного каскада, выход которого является первым выходом элемента, пятый резистор, подключенный первым вшводом к общей шине, и первый неинвертирующий выходной каскад, выход которого является вторым выходом элемента, о т л ичающий с я тем, что, с целью расширения функциональных возможностей, в него введены первый— четвертый диоды, третий промежуточный транзистор, шестой резистор, вторые неинвертирующий и инвертирующий выходные каскады, причем анод первого диода соединен с эмиттером первого промежуточного транзистора, а катод— с вторым выводом пятого резистора и входом второго инвертирующего выходного каскада, выход которого является третьим выходом элемента, анод второго диода соединен с коллектором первого промежуточного транзистора, 10

20

30

40 а катод подключен к входу первого неинвертирующего выходного каскада, анод третьего диода подключен к коллектору второго промежуточного транзистора и через шестой резистор к шине питания, а катод — к входу второго неинвертирующего выходного каскада, выход которого является четвертым выходом элемента, катод четвертого диода соединен с базой первого промежуточного транзистора, 50

5

Формула изобретения

9 1529441 10 а анод — с, эмиттером третьего про- жуточного транзистора, а коллектормежуточного транзистора, база кото- с коллектором первого промежуточрого соединена с базой второго проме- ного транзистора.

6 7 24

18 27 31

Составитель А.Цехановский

Редактор Л,Пчолинская Техред Л.Сердюкова Корректор M.Øàðîøì

Заказ 7759/55 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

Входы

О 0

0 1

1 0

1 1

Выходы

L I

1 1 1

0 1 1 0

О 1 0 1

0 0 О 0